SU765855A1 - Device for transmitting and receiving signals - Google Patents
Device for transmitting and receiving signals Download PDFInfo
- Publication number
- SU765855A1 SU765855A1 SU782676081A SU2676081A SU765855A1 SU 765855 A1 SU765855 A1 SU 765855A1 SU 782676081 A SU782676081 A SU 782676081A SU 2676081 A SU2676081 A SU 2676081A SU 765855 A1 SU765855 A1 SU 765855A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- outputs
- inputs
- trigger
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
1one
Изобретение относитс к области вычислительной техники и может быть использовано Б устройствах обмена дискретной информации между приборами автоматизированных систем управлени .The invention relates to the field of computer technology and can be used B devices for the exchange of discrete information between devices of automated control systems.
И;;вестно устройство дл передачи и приема ,4искретной информации, содержащее усилители в приемной и передающей част х, св занных линией св зи i .And ;; a device for transmitting and receiving, 4 discrete information, containing amplifiers in the receiving and transmitting parts connected by the communication line i.
Недостатком его вл етс невысокое быстродействие.The disadvantage of it is low speed.
Наиболее близким вл етс устройство дл передачи и приема сигналов , содержащее на передающей стороне элемент ИЛИ, входы которого вл ютс входами управл ющих сигналов устройства, два усилител , выходы которых соединены через линию св зи со входами усилителей на приемной стороне, выходы которых подключены к двум входам элемента ИЛИ, выход которого соединен со счетным входом счетчика, выход которого подключен к стробирующему входу дешифратора , выходы которого подключены к выходам устг ойства, устройство . также содержит на обеих сторонахThe closest is a device for transmitting and receiving signals, containing on the transmitting side an element OR, whose inputs are the inputs of the control signals of the device, two amplifiers whose outputs are connected through a communication line with the inputs of amplifiers on the receiving side, whose outputs are connected to two the inputs of the OR element, the output of which is connected to the counting input of the counter, the output of which is connected to the gate input of the decoder, the outputs of which are connected to the outputs of the device, the device. also contains on both sides
блоки управлени , шифраторы и дешифраторы .control units, encoders and decoders.
Недостатком его вл етс низка скорость передачи сигналов. Из-за того, что один из информационных сигналов передаетс по линии св зи двум импульсами: положительным и отрицательным.The disadvantage of it is the low signal transmission rate. Due to the fact that one of the information signals is transmitted over the communication line by two pulses: positive and negative.
Цель изобретени - увеличить The purpose of the invention is to increase
10 быстродействие устройства.10 speed device.
Это достигаетс тем, что в устройство , содержащее на передающей стороне элемент ИЛИ, входы которого соединены со входами управл ющихThis is achieved in that a device containing an OR element on the transmitting side, the inputs of which are connected to the inputs of the control
15 сигналов устройства, усилители, выходы которых соединены через линию св зи со входами усилителей на приемной стороне, выходы которых подключены к двум входам элемента ИЛИ,15 device signals, amplifiers, the outputs of which are connected via a communication line with the inputs of amplifiers on the receiving side, the outputs of which are connected to two inputs of the OR element,
20 выход которого соединен со счетным входом счетчика, выход которого подключен к стробирующему входу дешифратора , выходы которого подключены к выходам устройства, введены на передающей стороне элемент И, счетчик триггер, блок пам ти, регистр сдвига и генератор импульсов, который соединен с первым входом элемента И, второй вход которого подключен к первому выходу триггера, второй выход триггера соединен со своим первым входом , выход элемента И подключен к первому входу регистра сдвига и ко входу счетчика, выход которого соединен со вторым входом триггера, третий вход которого подключен к вых ду элемента ИЛИ, входы которого соединены со входами блока пам ти, выходы которого подключены к установочным входам регистра сдвига,, выходы которого соединены с первыми входами усилителей, вторые входы которых соединены со входами информационных сигналов устройства, на приемной стороне введены два элемента И элемент задержки, регистр сдвига и частотный коммутатор, выход первого усилител соединен со входом элемента задержки и первым входом первого элемента И, выход второго усилител соединен с первьм входом второго элемента И, выход элемента задержки подключен к первому входу регистрасдвига , второй вход которого соединен с выходом элемента ИЛИ и первым входом частотного коммутатора, первый выход которого подключен к третьему входу регистра сдвига и входу установки нул счетчика, выхо ды регистра сдвига соединены со вхо дами дешифратора, один из выходов которого подключен ко (Второму входу частотного коммутатора, второй -выхо которого соединен со вторыми входам элементов И, выходы дешифратора и элементов И соединены с выходами ус ройства. Кроме того, частотный коммутатор содержит триггер, ключи, элемент задержки , пороговый элемент и общую шину источника питани , первый вход триггера и вход первого ключа подключены соответственно к первым и вторым входам частотного коммутатор первый выход триггера подключен к управл ющему входу второго ключа, выходы ключей соединены с первым входом элемента задержки, выход которого подключен ко входу элемента, выход которого соединен со вторым входом триггера, вторые выходы ключей и второй вход элемента задержки подключены к общей шине источника питани , первый и второй выходы триггера соединены с выхода ми- частотного коммутатора. . На фиг. 1 приведена функциональн схема устройства; на фиг. 2 функциональна схема частотного коммутатора. Предлагаемое устройство содержи генератор 1 импульсов, элемент И 2 триггер 3, разрешающий прохождение импульсов с генератора 1 на элемен И 2, устанавливающий триггер 3 в состо ние О после прохождени имп сов, счетчик 4, регистр 5 сдвига, пр йдназначенный дл формировани к довой группы, соответствующей одно из управл ющих сигналов, поступаю:;их на вход устройства, элемент ИЛИ б с выхода которого задний фронт управл ющего сигнала, поступившего на его вход, устанавливает триггер 3 в состо ние 1, блок пам ти 7, устанавливающий кодовую группу в регистре 5 сдвига, соответствующую одному из поступивших на ее вход ут равл ющих сигналов, усилитель 8 положительных импульсов, предназначенный дл формировани положительных импульсов напр жени в линии св зи; усилитель 9 отрицательных импульсов,предназначенный дл формировани в линии св зи отрицательных импульсов напр жени ; линию св зи 10, усилитель 11 положительных импу льсов, дл формировани поступивших с линиисв зи положительных сигналов; усилитель 12 отрицательных импульсов, дл формировани поступивших с линии св зи отрицательных импульсов; линию задержки 13, элемент ИЛИ 14, элементы И 15 и 16; счетчик 17, предназначенный дл выработки строба, подаваемо- го на дешифратор после прохождени кодовой группы; регистр 18 сдвига дл приема и хранени кодовс й группы, поступившей с линии св зи; дешифратор 19 дл расшифровки кода управл ющего сигнала, хранимого на регистре 18, частотный коммутатор 20 дл выработки сигнала, разрешающего выдачу через элементы И 15 и 16 информационных сиуналов , поступивших с линии св зи 10, на выходы устройства. Цепи 21, 22 входы устройства, на которые подаютс управл ющие сигналы, подлежащие передаче по линии св зи; на цепи 23 и 24 подаютс информационные сигналы единица и нуль соответственно, которые необходимо передать по ли ,ции св зи; к цеп м 25 и 26 подключены прин тые информационные сигналы единица и нуль, к цеп м 27 и 28 - пойключены прин тые управл ющие сигналы. Работа устройства в режиме передачи . Перед началом работы счетчики 4 и 17, регистры сдвига 5 и 18 и триг.гер 3 устанавливаютс в состо ние О (цепь установки на фиг.1 не показана). После этого можно начать передачу управл ющих сигналов . Пусть управл ющий сигнал приходИт на вход 21. Он вызывает на выходах блока пам ти 7 определенную комбинацию установочных импульсов, соответствующую управл ющему сигналу Число выходных шин п блока пам ти 7 выбираетс равным числу разр дов регистров сдвига 5 и 18. При этом количество входов устройства не должно превышать числа 2. Далее блок пам ти 7 устанавливает в регистре сдвига 5 двоичный пойиционный код, где единица этого,20 whose output is connected to the counting input of the counter, whose output is connected to the gate input of the decoder, the outputs of which are connected to the outputs of the device, input element And, counter trigger, memory block, shift register and pulse generator, which is connected to the first input of the element And, the second input of which is connected to the first output of the trigger, the second output of the trigger is connected to its first input, the output of the element I is connected to the first input of the shift register and to the input of the counter, the output of which is connected to the second the third trigger input, the third input of which is connected to the output of the OR element, whose inputs are connected to the inputs of the memory unit, whose outputs are connected to the setup inputs of the shift register, whose outputs are connected to the first inputs of the amplifiers, the second inputs of which are connected to the inputs of the device information signals , on the receiving side, two elements are introduced: a delay element, a shift register and a frequency switch, the output of the first amplifier is connected to the input of the delay element and the first input of the first element, and the output of the second device The body is connected to the first input of the second element AND, the output of the delay element is connected to the first input of the register-shift, the second input of which is connected to the output of the OR element and the first input of the frequency switch, the first output of which is connected to the third input of the shift register and the zero input of the counter, register outputs of the shift are connected to the inputs of the decoder, one of the outputs of which is connected to (the second input of the frequency switch, the second output of which is connected to the second inputs of the AND elements, the outputs of the decoder and the AND elements connected to the outlets of the device. In addition, the frequency switch contains a trigger, keys, a delay element, a threshold element and a common power supply bus, the first trigger input and the first key input are connected to the first and second inputs of the frequency switch, respectively; the first trigger output is connected to the control input of the second key; the key outputs connected to the first input of the delay element, the output of which is connected to the input of the element whose output is connected to the second trigger input, the second outputs of the keys and the second input of the delay element are connected to the common bus power supply, the first and second outputs of the trigger are connected to the output of the mini-frequency switch. . FIG. 1 shows a functional diagram of the device; in fig. 2 is a frequency switch circuit. The proposed device contains a generator of 1 pulses, an AND 2 trigger 3 element that permits the passage of pulses from the generator 1 to an AND 2 element, sets the trigger 3 to the state O after passing impulses, the counter 4, the shift register 5, intended for forming to the dow group corresponding to one of the control signals, I enter:; their input to the device, the OR element b from the output of which the trailing edge of the control signal arriving at its input sets the trigger 3 to state 1, the memory block 7 setting the code group to regis a shift shift 5 corresponding to one of the equalizing signals received at its input, an amplifier 8 positive pulses, intended to generate positive voltage pulses in a communication line; negative pulse amplifier 9 for generating negative voltage pulses in the communication line; link 10, amplifier 11 positive impulses, to form positive signals coming from the line; negative pulse amplifier 12, to form negative pulses received from the communication line; delay line 13, element OR 14, elements AND 15 and 16; a counter 17 intended to generate a gate supplied to the decoder after passing the code group; a shift register 18 for receiving and storing a code group arriving from a communication line; a decoder 19 for decoding a control signal code stored on register 18, a frequency switch 20 for generating a signal permitting the output through the elements 15 and 16 of information signals from the communication line 10 to the outputs of the device. The circuits 21, 22 of the device, to which the control signals are to be transmitted over the communication link; on the circuits 23 and 24, the information signals are one and zero, respectively, which need to be transmitted via the communication; The received information signals unit and zero are connected to the circuits 25 and 26, and the received control signals are connected to the circuits 27 and 28. The operation of the device in the transmission mode. Before starting work, counters 4 and 17, shift registers 5 and 18, and trigger 3 are set to state O (the setup circuit is not shown in Fig. 1). After that, you can start the transmission of control signals. Let the control signal come to input 21. It triggers at outputs of memory block 7 a certain combination of setting pulses corresponding to the control signal. The number of output buses n of memory block 7 is chosen equal to the number of bits of shift registers 5 and 18. At the same time, the number of device inputs must not exceed the number 2. Next, the memory block 7 sets in the shift register 5 a binary point code, where the unit of this,
кода соответствует положительному импульсу в линии св зи 10, а нуль отрицательному, После окончани импульса на цепи 21 он своим задним фронтом через элемент ИЛИ б устанавливает триггер 3 в состо ние единицы, разреша тем самым прохождение импульсов с генератора импульсов 1 на выход элемента И 2. Поступление импульсов на сдвиговой вход регистра сдвига 5 выдвигает записанный в него код на усилители положительных и отрицательных импульсов 8, 9, и таким образом каждый импульс сдвига вызывает формирование в линии св зи 10 положительного или отрицательного импульса напр жени . После поступлени п-го импульса счетчик 4 устанавливает себ к триггер 3 в нуль, тем самым запреща прохождение импульсов на выход элемента И 2, Аналогич работает устройство и при передаче управл ющих сигналов, поступающих на другие входы. Отличие заключаетс только в коде, устанавливаемом в регистре сдвига 5. Например, если число управл ющих сигналов, подлежащих передаче, равно 8, то регистры сдвига 5, 18 должны быть трехразр дными, а счетчик 4 после 3-го импульса должен установить себ и триггер 3 в состо ние нуль. При этом коды, соответствуквдие управл ющим сигналами и устанавливаемые в регистре сдвига 5, могут принимать следующие значени : 000, 001, 010, 011, 100, 101, 110, 111. Если, например, в регистр сдвига был записан код 111, то после поступлени сДйигающих импульсов по линии св зи 10 пройдет кодова группа из трех положительных импульсов напр жени , в отличие от управл ющих сигналов информационные сигналы единица и нуль, поступающие соответственно на входы 23 и 24 устройства, а затем на передающие усилители 8 и 9, не преобразуютс в кодовые группы и передаютс по линии св зи с максимально возможной дл нее частотой. .code corresponds to a positive pulse in the communication line 10, and zero to a negative one. After the end of the pulse on circuit 21, with its back front through the element OR b, it sets trigger 3 to one, thereby allowing the passage of pulses from the pulse generator 1 to the output of the AND 2 element The arrival of pulses at the shift input of the shift register 5 pushes the code written into it into positive and negative pulse amplifiers 8, 9, and thus each shift pulse causes a positive or negative voltage pulse. After the arrival of the nth pulse, the counter 4 sets itself to the trigger 3 to zero, thereby prohibiting the passage of pulses to the output element I 2. Similarly, the device also operates when transmitting control signals to the other inputs. The only difference is in the code set in shift register 5. For example, if the number of control signals to be transmitted is 8, then shift registers 5, 18 must be three-digit, and the counter 4 after the 3rd pulse must set itself and the trigger 3 to state zero. The codes corresponding to the control signals and set in shift register 5 can take the following values: 000, 001, 010, 011, 100, 101, 110, 111. If, for example, code 111 was written to the shift register, then Incoming with pulses on communication line 10, a code group of three positive voltage pulses will pass, unlike the control signals, the information signals unit and zero, arriving respectively at inputs 23 and 24 of the device, and then at transmitting amplifiers 8 and 9, are not converted into code groups and transmitted on a communication line with the maximum possible frequency for it. .
Работа устройства в режиме прием управл ющих сигналов.The operation of the device in the mode of receiving control signals.
До Начала приема счетчик 17, регистр сдвига 18 установлены в нуль, а на шине 29 - запрещающий сигнал, который не дает возможности импульсам с усилителей 11 и 12 попасть на информационные выходы 25 и 26 устройства. Поступающие с линии св зи 10 импульсы напр жени формируютс усилител ми 11 и 12 и поступают на сдвигающий вход регистра сдвига 18 и счетный вход счетчика 17 через элемент ИЛИ 14 Сдвиг кода в регистре 18 производитс по заднему фронту приход щего импульса. Кроме этого, на информационный входBefore the reception begins, the counter 17, the shift register 18 are set to zero, and on the bus 29 a inhibit signal that prevents impulses from amplifiers 11 and 12 from reaching the information outputs 25 and 26 of the device. Voltage pulses coming from communication line 10 are formed by amplifiers 11 and 12 and are fed to the shift input of shift register 18 and the counting input of counter 17 through the OR 14 element. The code shift in register 18 is performed on the falling edge of the incoming pulse. In addition, the information entry
сдвигового регистра 18 подаетс задержанный импульс с выхода усилител , 11 положительных импульсов через линию задержки 13, Величина линии задержки выбираетс такой, чтобы произошло надежное совпадение импульса на информационном входе и заднего фронта импульса на сдвигающем входе регистра сдвига 18. Таким образом обеспечиваетс запись импульсов , поступающих с линии св зи 10 the shift register 18 is given a delayed pulse from the output of the amplifier, 11 positive pulses through the delay line 13. The magnitude of the delay line is chosen such that a reliable coincidence occurs at the information input and the trailing edge of the pulse at the shift input of the shift register 18. Thus, the pulses received from line 10
0 в регистр сдвига 18. После прихода п-го импульса счетчик 17 устанавливает себ в. нуль и вырабатывает стробирующий сигнал, который разрешает расшифровку дешифратором 19 кода, 0 in the shift register 18. After the arrival of the n-th pulse, the counter 17 sets itself to. zero and produces a strobe signal that allows decryption of 19 code by the decoder,
5 установленного на регистре сдвига 18. При этом на одной из выходных шин дешифратора, соответствующий прин тому управл ющему сигналу, возникает импульс, который посту0 пает на выход устройства.5 set on the shift register 18. At the same time, one of the output busbars of the decoder, corresponding to the received control signal, generates a pulse, which arrives at the output of the device.
Работа устройства в режиме приема информации.The operation of the device in the mode of receiving information.
До этого с линии св зи должен поступить управл ющий сигнал, который означает, что после него бу5 дут поступать информационные, сигналы Этот управл ющий сигнал с выхода 27 дешифратора 19 поступает на установочный вход частотного коммутатора 20 и включает его. Рассмотрим бо0 лее подробно работу частотного коммутатора . В состав частотного коммутатора входит триггер 29, управл емые ключи 30 и 31, врем задающа цепочка 32, состо ща из конденса5 тора 33 и резистора 34, пороговый элемент 35. Кроме этого, цепь 36 частотный вход; цепь 37 - установочный вход; |Цепь 38 - выход триггера 29, (подключаетс к элементам И 15 и 16); цепь 39 - инверсный Prior to that, a control signal must come from the communication line, which means that information signals will be sent after it. This control signal from the output 27 of the decoder 19 is fed to the installation input of the frequency switch 20 and turns it on. Let us consider in more detail the operation of the frequency switch. The frequency switch consists of a trigger 29, controllable switches 30 and 31, a time control circuit 32 consisting of a capacitor 33 and a resistor 34, a threshold element 35. In addition, the circuit 36 is a frequency input; circuit 37 - installation input; Circuit 38 — trigger output 29, (connects to And 15 and 16 elements); chain 39 - inverse
0 выход триггера 29 (на фиг. 1 подключен ко входам установки в нуль . регистра сдвига 18 и счетчика 17) В исходном состо нии триггер 29 находитс в состо нии нуль (запрещаю5 щий сигнал на цепи 38 и разрещающий - на цепи 39) . Выход управл емого ключа 30 разомкнут, а выход Управл емого ключа 31 замкнут. Конденсатор 34 разр жен, а на вы0 ходе порогового элемента 35 разрешающий сигнал.0, the output of the trigger 29 (in Fig. 1 is connected to the inputs of the installation in the zero. Shift register 18 and the counter 17). In the initial state, the trigger 29 is in the zero state (the inhibiting signal on the circuit 38 and the enable signal on the circuit 39). The output of the controllable key 30 is open, and the output of the controllable key 31 is closed. The capacitor 34 is discharged, and at the output of the threshold element 35, the enable signal.
Работает частотный коммутатор следующим образом. При поступлении импульса на установочный вход 37 Frequency switch works as follows. When a pulse arrives at the setup input 37
5 триггер 29 устанавливаетс в единицу , па выходе 38 по вл етс разрешающий сигнал, на выходе 39-запрещающий , а выход управл емого ключа 31 размыкаетс . Конденсатор 33 начи0 нает зар жатьс до +Е через резистор 34. При достижении напр жени на конденсаторе 38 уровн срабатывани порогового элемента 35 на его выходе по вл етс сигнал, устанавливающий триггер 29 в нуль.5, a flip-flop 29 is set to one, a enable signal appears at output 38, an inhibit signal is output 39, and the output of controllable key 31 is opened. The capacitor 33 starts to charge to + E through the resistor 34. When the voltage on the capacitor 38 reaches the threshold level 35, its output causes a signal that sets the trigger 29 to zero.
5five
Однако это происходит только в том случае, если за врем зар да конденсатора 38 до уровн срабатывани порогового элемента 35 на частотный вход 36 не поступил импуль Если же он поступил, то он открывает управл емый ключ 30, который разр жает конденсатор 33 до нул . После прохождени импульса на входе 36 управл емый ключ 30 размыкаетс и конденсатор 33 снова начинает зар жатьс . Этот.процесс в частотном коммутаторе продолжаетс до тех пор, пока на частотном входе 36 не по витс временной интервал между импульсами, чем врем зар да конденсатора 33 до напр жени срабатывани порогового .элемента 35. В этом случае, пороговый элемент 35 устанавливает триггер 29 в нуль управл емый ключ 31 замыкаетс и разр жает конденсатор 33, после чего на выходе порогового элемента 35 в цепи 39 устанавливаетс разрешающий сигнал, а в цепи 38 запрещающий . В предлагаемом устройств врем зар да конденсатора до порога срабатывани элемента 35 выбираетс менее длительности двух периодов следовани импульсов в линии св зи, но более одной длительности периода следовани импульсов в линии св зи. Следовательно, дл нормальной работ устройства после завершени передачи информационных сигналов требуетс пауза длительностью более одного периода следовани импульсов в лини св зи. Таким образом, после по влени управл ющего импульса на выходе 27 дешифратора 19, означающего, что следом за ним .будут поступать информационные сигналы, частотный коммутатор одним своим выходом разрешает прохождение информационных сигналов единица и нуль на соответствующие выходы 25 и 26 устройства , а другим удерживает счетчи 17 и регистр сдвига в состо нии нуль. После завершени передачи информационных сигналов частотный коммутатор переключитс , на цепи 29 устанавливаетс запрещающий сигнал, сигнал установки в нуль регистра сдвига 18 и счетчика 17 снимаетс и устройство вновь может принимать управл ющие сигналыHowever, this only happens if during the charging time of the capacitor 38 up to the trigger level of the threshold element 35 a frequency input 36 did not receive a pulse. If it arrived, it opens the control key 30, which discharges the capacitor 33 to zero. After the passage of a pulse at the input 36, the control key 30 is opened and the capacitor 33 starts charging again. This process in the frequency switch continues until the time interval between pulses at the frequency input 36 is longer than the charging time of the capacitor 33 to the trigger voltage of the threshold element 35. In this case, the threshold element 35 sets the trigger 29 The control switch 31 closes and discharges the capacitor 33, after which the enabling signal is set at the output of the threshold element 35 in the circuit 39, and the inhibiting signal in the circuit 38. In the proposed device, the charge time of the capacitor to the threshold of operation of the element 35 is chosen to be less than the two periods of the following pulses in the communication line, but more than one the duration of the period of the following pulses in the communication line. Therefore, for normal operation of the device after completing the transmission of information signals, a pause longer than one pulse period in the communication line is required. Thus, after the occurrence of the control pulse at the output 27 of the decoder 19, meaning that information signals will follow after it, the frequency switch with one output allows the information signals one and zero to pass to the corresponding outputs 25 and 26 of the device, and the other holds counts 17 and the shift register in the zero state. After the transmission of information signals is completed, the frequency switch switches, a inhibit signal is set to circuit 29, the shift register 18 is set to zero, and the counter 17 is removed and the device can again receive control signals
Внедрение изобретени позвол ет значительно сократить врем обмена меЯсду приборами АСУ. Произведем ориентировочный расчет сокращени времени обмена по сравнению с аналогом на примере идеологии обмена. Дл организации обмена ОСТ 5.8346-7 рекомендует использовать щесть управл ющих сигналов. Обмен дискретно двоичной информацией между приборами производитс 34 разр дными словами . Из управл ющих сигналов только два: Начало слова и Конец словаThe implementation of the invention allows to significantly reduce the time of exchange of instrumentation of ACS. We make an approximate calculation of the reduction of exchange time in comparison with the analogue using the example of the exchange ideology. OST 5.8346-7 recommends using a variety of control signals to organize the exchange. The exchange of discrete binary information between devices is performed by 34 bit words. There are only two control signals: the beginning of the word and the end of the word
выдаютс в начале и конце каждого слова. Остальные управл ющие сигналы могут использоватьс только один раз за сеанс св зи. Таким образом, подавл ющее врем сеанса св зи используетс на передачу информационных сигналов, и поэтому временем передачи управл ющих сигналов можно пренебречь. Предположим, что за сеанс св зи количество переданных информационных сигналов 1 и О одинаково issued at the beginning and end of each word. The remaining control signals can be used only once per session. Thus, the overwhelming session time is used to transmit information signals, and therefore the transmission time of the control signals can be neglected. Suppose that during a session the number of transmitted information signals 1 and O is the same
0 и равно К. В рассматриваемом аналоге на передачу информационного сигнала О затрачиваетс период следовани одного импульса Т в линии св зи, а на передачу информационного сигнала 5 1 затрачиваетс .два периода следовани импульсов в линии св зи 2т. В предлагаемом устройстве на передачу информационного сигнала 1 или О затрачиваетс одинаковое врем , равное Т..0 and equal to K. In the considered analog, the transmission of the information signal O consumes the period of the following pulse T in the communication line, and the transmission of the information signal 5 1 spends two periods of the pulse following in the communication line 2m. In the proposed device, the transmission of the information signal 1 or O takes the same time equal to T.
00
Таким образом, ориентировочное сокращение N времени обмена в процентах можно-посчитать по формуле .о, .2Т)-2КТThus, the approximate reduction of N time of exchange in percent can be calculated by the formula. O, .2T) -2KT
-1007ь N 100% i3V/o ,-1007 N 100% i3V / o,
Т7T7
КТ-ьК.2Т - CT-K.2T -
где T врем , затрачиваемое на передачу К информационных сигналов О и К информационных, сигналов 1 в аналоге; Т - врем , затрачиваемое на пе0 редачу, 2К информационных сигналов 1 и ;0 в предлагаемом устройстве.where T is the time spent on the transfer To the information signals O and K information, signals 1 in the analogue; T is the time spent on the transfer, 2K information signals 1 and; 0 in the proposed device.
3535
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782676081A SU765855A1 (en) | 1978-10-20 | 1978-10-20 | Device for transmitting and receiving signals |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU782676081A SU765855A1 (en) | 1978-10-20 | 1978-10-20 | Device for transmitting and receiving signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU765855A1 true SU765855A1 (en) | 1980-09-23 |
Family
ID=20790136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU782676081A SU765855A1 (en) | 1978-10-20 | 1978-10-20 | Device for transmitting and receiving signals |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU765855A1 (en) |
-
1978
- 1978-10-20 SU SU782676081A patent/SU765855A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3395400A (en) | Serial to parallel data converter | |
| US3946379A (en) | Serial to parallel converter for data transmission | |
| GB1071692A (en) | Digital signal processing system | |
| SU765855A1 (en) | Device for transmitting and receiving signals | |
| SU1626334A1 (en) | Delay line for charge-transfer devices | |
| SU1312569A1 (en) | Generator of ordinal statistics | |
| SU922715A1 (en) | Information input device | |
| SU690646A1 (en) | Device for transmitting and receiving discrete information | |
| SU1151945A1 (en) | Information input device | |
| RU1777146C (en) | Multichannel subscriber-to-central computer interface | |
| SU560222A1 (en) | Device for converting binary code to gray code and vice versa | |
| RU1837348C (en) | Device for transmitting and receiving information | |
| SU1378026A1 (en) | Generator of pseudorandom frequencies | |
| SU1092730A1 (en) | Pulse repetition frequency divider with variable division ratio | |
| SU1415430A1 (en) | Binary-signal digital filter | |
| SU549804A1 (en) | Device for converting parallel code to serial | |
| SU1372347A1 (en) | Device for receiving and transmitting information | |
| SU1679644A1 (en) | Digital data receive-transmit system | |
| SU898419A1 (en) | Parallel-to-series code converter | |
| SU1751859A1 (en) | Multichannel converter of series-to-parallel code | |
| SU1363227A2 (en) | Device for interfacing sources and receivers with trunk line | |
| SU1325545A1 (en) | Information reception and transmission device | |
| SU1005285A2 (en) | Device for multiplying pulse repetition frequency of periodic pulses | |
| SU1660175A1 (en) | Series-to-parallel code converter | |
| SU497581A1 (en) | Device for recording information |