SU765821A1 - Interpolator - Google Patents
Interpolator Download PDFInfo
- Publication number
- SU765821A1 SU765821A1 SU782688954A SU2688954A SU765821A1 SU 765821 A1 SU765821 A1 SU 765821A1 SU 782688954 A SU782688954 A SU 782688954A SU 2688954 A SU2688954 A SU 2688954A SU 765821 A1 SU765821 A1 SU 765821A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- adder
- integrator
- circuit
- block
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
1one
Изобретение относитс к вычислительной технике и может быть использовано дл воспроизведени функций при выводе информации на индикаторы, графопостроители и исполнительные ме- 5 ханиэмы в управл ющих вычислительных системах.The invention relates to computing and can be used to reproduce functions in outputting information to indicators, plotters and actuators in control computing systems.
Известен линейный интерпол тор с компенсацией инструментальной погрешности , использующий отрицатель- Ю ную обратную св зь дл компенсации на каждом последующем шаге ошибок интегрировани , накопленных на предыдущем шаге и содержащий последовательно соединенные цифроаналоговый 15 преобразователь, сумматор, ключ, аналоговое запоминающее устройство и интегратор, выход которого подключен к другому входу сумматора l .A linear interpolator with instrumental error compensation is known, using negative feedback to compensate for each subsequent step of integration errors accumulated in the previous step and containing a serially connected digital-analogue 15 converter, adder, key, analog storage device and integrator, the output of which connected to another input of the adder l.
Недостатком этого устройства в- 20 л етс высока погрешность, св занна с аппроксимацией исходной функции кусочно-линейными отрезками, а также с тем, что процесс запоминани приращени функции происходит 25 одновременно с процессом интегрировани этого приращени .A disadvantage of this device is the high error associated with approximation of the original function by piecewise linear segments, as well as the process of storing the function increment occurs 25 simultaneously with the process of integrating this increment.
Наиболее близким к предлагаемому по технической сущности вл етс интерпол тор произвольного пор дка, ис-30The closest to the proposed technical entity is an interpolator of arbitrary order, is-30
пользующий отрицательную обратную св зь дл компенсации на каждом последующем шаге инструментальных ошибок интегрировани , накопленных на предьщущем шаге 2 .using negative feedback to compensate for each subsequent step of instrumental integration errors accumulated in the previous step 2.
Более высока точность достигаетс за счет увеличени пор дка восстанавливающего полинома.Higher accuracy is achieved by increasing the order of the restoring polynomial.
Недостатком вл етс наличие погрешности восстановлени функции, обусловленной тем, что процесс фиксации приращений накладываетс на процесс интегрировани этих приращений.The disadvantage is the presence of an error in the restoration of the function, due to the fact that the process of fixing the increments is superimposed on the process of integrating these increments.
Цель изобретени - повышение точности .The purpose of the invention is to improve accuracy.
Цель достигаетс тем, что интерпол тор , содержащий выходной интегратор , выход которого подключен к одному из входов первого сумматора, дру- . гой вход которого вл етс входом интерпол тора , выход первого сумматора через первый ключ св зан с входом первого запоминающего элемента, и первый блок нелинейной интерпол ции, содержащий р д цепей, кажда из которых состоит из последовательно соединенных сумматора, ключа, запоминающего элемента и интегратора, входы сумматора первой цепи подключены соответственно к выходу первого сумматора иThe goal is achieved by the fact that the interpolator containing the output integrator, the output of which is connected to one of the inputs of the first adder, is different. The first input is the interpolator input, the output of the first adder via the first key is connected to the input of the first storage element, and the first nonlinear interpolation block containing a number of circuits, each of which consists of a series-connected adder, key, storage element and integrator the inputs of the adder of the first circuit are connected respectively to the output of the first adder and
IK-выходу первого запоминающего элемета , первый вход сумматора каждой последующей цепи соединен с выходе сумматора предьщувдей цепи, другой вход интегратора предЕддущей цепи соединен с выходом интегратора последующей цепи, выход запоминающего элемента каждой цепи соединен с остальными входами интеграторов всех предыду14их цепей, в цепи обратной св зи интегратора каждой цепи блока нелинейной интерпол ции включен разр дный ключ, дополнительно содержит второй блок нелинейной интерпол ции, выполненный аналогично первому блоку нелинейной интерпол ции, второй и третий сумматоры, второй запоминающий элемент и п ть ключей, при этом выход первого сумматора через второй ключ соединен с входом второго запоминающего элемента, выходы первого и второго запоминающих элементов соответственно через третий и четвер тый ключи соединен } с первым входом выходного интегратора,выхо.цы интегратора первой цепи н запоминающих элементов всех цепей первого блока нелинейной интерпол ции подключены к входам сумматора, выход:;ы интегратора первой цепи и запоминающих элементов всех . цепей второго блока нелинейной интерпол ции подключены к входам третьего сумматора , выходы второго и третьего сумматоров соединены с вторым входом выходного интегратора соответственно через п тый и шестой ключи, входы сумматора первой цепи второго блока нелинейной интерпол ции соединены соответственно с выходом первого сумматора и с выходом запог-шнающего элемента, вторые входы сумматоров второй и всех последующих цепей каждого блока нелинейной интерпол ции соединены с выходами запоминаквчих элементов предыдущих по номеру цепей другого блока нелинейной интерпол ции.The IK output of the first storage element, the first input of the adder of each subsequent circuit is connected to the output of the adder of the previous circuit, the other input of the integrator of the preceding circuit is connected to the output of the integrator of the subsequent circuit, the output of the storage element of each circuit is connected to the rest of the integrators of all previous circuits The bit switch is included in the integrator of each circuit of the nonlinear interpolation block; it additionally contains a second nonlinear interpolation block, which is made similar to the first nonlinear block interpolation, the second and third adders, the second storage element and five keys, the output of the first adder through the second key connected to the input of the second storage element, the outputs of the first and second storage elements, respectively, through the third and fourth keys connected to the first input output integrator, outputs of the integrator of the first circuit and the storage elements of all the circuits of the first nonlinear interpolation block are connected to the inputs of the adder, output:; s of the integrator of the first circuit and the storage elements of all. the circuits of the second nonlinear interpolation unit are connected to the inputs of the third adder, the outputs of the second and third adders are connected to the second input of the output integrator via the fifth and sixth keys, respectively, the inputs of the adder of the first circuit of the second nonlinear interpolation unit, respectively, to the output of the first adder -the gnawing element, the second inputs of the adders of the second and all subsequent circuits of each block of nonlinear interpolation are connected to the outputs of the memorizing elements of the previous elements by the number of the center Drink another block of nonlinear interpolation.
На чертеже предстанлена блок-схема устройства.The drawing shows the block diagram of the device.
Она содержит сумматоры 1 к 2, ключи 3-5, запоминающие элементы 6-8, ключи 9 и 10, интегратора 11, разр дные ключи 12,. cy LMaтopы 13 и 14, ключи 15 и 16, выходной интегратор 17 вход 18, выход 19 интерпол тора, блоки 20 и 21 нелинейной интерпол ции оIt contains adders 1 to 2, keys 3-5, storage elements 6-8, keys 9 and 10, integrator 11, bit keys 12 ,. cy LMaptores 13 and 14, keys 15 and 16, output integrator 17 input 18, output 19 of interpolator, blocks 20 and 21 of nonlinear interpolation about
Интерпол тор работает следую р м образом ,The interpolator works in the following way.
На вход 18 8 момент времени t с периодом Т, равным посто нной времени интеграторов 11 и 17 поступает ступенчатое напр жение, величина каждой ступеньки соответствует значению интерполируемой функции в указанный момент времени.At the input 18–8, the time instant t with a period T equal to the constant time of the integrators 11 and 17 receives a step voltage, the magnitude of each step corresponds to the value of the interpolated function at the indicated time instant.
Работа интерпол тора различна дл четных и нечетных периодов интерполировани . В четные интервалы времениThe work of the interpolator is different for even and odd interpolation periods. In even time intervals
замкнуты ключи 4, 10 и 16, а также ключи 3 и 12 второго блока нелинейной интерпол ции, остальные ключи 5 , 9 и 15, а также ключи 3 и.12 первого блока нелинейной интерпол ции разомкнуты. В нечетные интервалы вре-г мени разомкнуты ключи 4, 10 и 16, а также ключи 3 и 12 второго блока нелинейной интерпол ции, ключи 5,9 и 15, а также ключи 3 и 12 первого блока нелинейной интерпол ции при этом замкнуты. ,,keys 4, 10, and 16 are closed, as well as keys 3 and 12 of the second nonlinear interpolation block, the remaining keys 5, 9, and 15, as well as keys 3 and 12 of the first nonlinear interpolation block are open. At odd time intervals, keys 4, 10, and 16 are open, as well as keys 3 and 12 of the second nonlinear interpolation block, keys 5.9 and 15, and keys 3 and 12 of the first nonlinear interpolation block are closed. ,,
В четные интервалы времени интег-. раторы 11, вход 1дие в состав блока 20 с помощью ключей 12 устанавливаютс в начальное состо ние, а его запоминающие элементы с ключами 3 подключаютс к выходам сумматоров 2. Первый блок 21 .нелинейной интерпол ции в четные интервалы времени через сумматор 14 подключаетс ко входу, интегратора 17.In even time intervals integ-. The rators 11, the 1die input to the block 20 are set to the initial state with the help of keys 12, and its storage elements with keys 3 are connected to the outputs of adders 2. The first block 21. In even time intervals through non-linear interpolation is connected to the input integrator 17.
Так.им образом, в четные интервалы времени происходит подготовка к работе второго блока 20 нелинейной интерпол ции - начальна установка его интеграторов 11 и запог-шнание на элементах б значений напр жений, поступагадих с выходов соответствующих сумматоров 2, а первый блок 21 нелинейной интерпол ции в эти периоды времени участвует в формировании выходного напр жени интерпол тора.Thus, at even time intervals, the second block 20 of nonlinear interpolation is prepared for operation — the initial installation of its integrators 11 and the voltage values on the elements b used are received from the outputs of the corresponding adders 2, and the first block 21 of nonlinear interpolations during these periods of time participates in the formation of the output voltage of the interpolator.
В нечетные интервалы времени происходит подготовка к работе первого блока нелинейной интерпол ции 21, в то врем как второй блок нелинейной иЕ терпол ции 20 участвует в формировании выходного напр жени интерпол тора .At odd time intervals, the first non-linear interpolation block 21 is prepared for operation, while the second non-linear and its interpolation block 20 is involved in the formation of the interpolator output voltage.
При этом на выходе сумматора 1 вырабатываетс текущее значение разности между входным и выходным напр жени ми интерпол тора, т.е. первое приращение , которое в течение четного интервала времени Т запоминаетс в запоминающем элементе 7, а в нечетные интервалы времени - в запоминающем элементе S.At the same time, the current value of the difference between the input and output voltages of the interpolator, i.e. the first increment, which during the even time interval T is stored in the memory element 7, and at odd time intervals - in the memory element S.
В течение одного, например, четного интервала интерполировани интерпол тор работает следующим образом.During one even interval, for example, the interpolation interpolator works as follows.
На выходе- сумматора 2 первой цепи блока 20 вырабатываетс текущее значение приращени второго пор дка, как разность между текущим значением первого приращени , форг-шруемыг/ на выходе сул-ьматора 1, и значением первого приращени , запомненным в элементе 8 в предыдущем (нечетном) интервале времени.The output of the adder 2 of the first circuit of the block 20 generates the current value of the increment of the second order, as the difference between the current value of the first increment, forg-syrmyg / at the output of the sigmater 1, and the value of the first increment stored in element 8 in the previous (odd) time interval.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782688954A SU765821A1 (en) | 1978-11-28 | 1978-11-28 | Interpolator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782688954A SU765821A1 (en) | 1978-11-28 | 1978-11-28 | Interpolator |
Publications (1)
Publication Number | Publication Date |
---|---|
SU765821A1 true SU765821A1 (en) | 1980-09-23 |
Family
ID=20795382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782688954A SU765821A1 (en) | 1978-11-28 | 1978-11-28 | Interpolator |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU765821A1 (en) |
-
1978
- 1978-11-28 SU SU782688954A patent/SU765821A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4982354A (en) | Digital finite impulse response filter and method | |
KR850005747A (en) | Time Discrete Filter Device for Interpolation | |
JPH0783267B2 (en) | Device for converting a binary signal into a DC signal proportional thereto | |
SU765821A1 (en) | Interpolator | |
EP0483364A1 (en) | Discrete type repetition control method and apparatus therefor | |
SU1057967A2 (en) | Interpolator | |
SU698012A1 (en) | Linear interpolator | |
SU556459A1 (en) | Functional converter | |
SU1124338A1 (en) | Device for restoring continuous function from discreate readings | |
SU546899A1 (en) | Functional converter | |
SU1061157A2 (en) | Interpolator | |
JPH05276036A (en) | Offset compensation circuit for a/d converter | |
RU1809531C (en) | Functional analog-to-digital converter | |
SU686039A1 (en) | Integrator | |
SU932507A1 (en) | Function generator | |
SU1506456A1 (en) | Analog computer | |
SU1310854A1 (en) | Function generator | |
SU1145353A1 (en) | Function generator | |
SU851425A1 (en) | Non-linear interpolator | |
SU991445A1 (en) | Interpolator | |
SU924715A2 (en) | Pulse-number function generator | |
SU1361587A1 (en) | Time function generator | |
SU1152091A1 (en) | Dtgital-to-analog converter | |
SU1183992A1 (en) | Hybrid device reproducing functions | |
SU818005A1 (en) | Pulse-amplitude converter |