37 предварительным интегрированием входного сигаала (например, схемой двухтактного интег рировани ), введены блок делени частотьг на четное число и блок формировани усилени , причем вход датчика переменного тока через последовательно соединенные блок формировани усилени и блок делени частоты на четное число соединен с шиной питаюшей сети. На фиг. 1 изображена структурна электрическа схема предлагаемого устройства; на фиг. 2 и 3 изображен входной выпр митель с эпюрами входных и выходных сигналов, варианты; на фиг. 4 - временные диатраммьг . напр жени сигналов на вхоДе входного демодулирующего выпр мител . Иитегрируюший преобразователь сигналов дат чиков переменного тока в код содержит датчик Iпеременного тока, входной выпр митель 2, аналого-цифровой преобразователь 3 с предвари тельным интегрированием входного сигнала, бло 4 делени частоты на четное число, блок 5 фор мировани усилени , шины 6 помехосоздаюшей питающей сети. Выпр митель 2 содержит аналоговой ключ 7 (фиг. 2), операционный усилитель 8 (фиг. 2 и образующий совместно с диодом 9 детектор. Входной каскад формирует на выход информащюнный сигнал 10 и синхронизирующий сигнал IIиз напр жени на входе. На фиг. 4 крива 12 - напр жение сигнала датчика при питании с частотой, сформированной делением на два (т.е. на одно из четных чисел) частоты сети; крива 13 - напр жение сстеисй помехи, крива 14 - суммарное напр женке на выходе из линии св зи к. входному -каскаду..- Работа схемы заключаетс в следующем. По С1шхронизирующему сигналу 11с выхода входного выпр мител 2 устройство управлени в аналого-цифровом преобразователе 3 раз личает такты интегрировани и такты преобра зовани сформированного интеграла в код. В такте интегрировани строго синхронно синхронизируюшему сигналу на вход интегратора в преобразователе 3 поступает полуволна выпр мленного напр жени датчика. В такте преобразовани сформированное в интеграторе посто нное напр жение преобразуетс в код одшм из известных методов, причем опорное напр жение аналого-цифрового преобразовател формируетс пропорционашным периоду питани датчика (периоду поступлени синхроимпульсов ). К началу следующего цикла преобразовани интегратор разр жаетс . Рассмотрим процесс подавлени сетевой помехи в данном устройстве. Напр жение помехи составл ет 2п-ую четную гармонику ( п - целое число, п-1) по отною к напр жению выходного сигаала датэффициент эффективности схемы ( f, fa In относительна ошибка формировани интеграла при помехе 2п-ой гармоники (максимальное значение); относительна оишбка формировани интеграла при помехе первой гармоники т.е. при питании датчика с частотой сети, при том же соотношении амплитуд помехи и сигнала (максимальное значение ) . « .) dt -/ Ux Sin LOtdt rU,SinU)icit(2) (t) - суммарное напр жение сигнала датчика и помехи на выходе входного каскада; амп;штуда синусоидального сигнала датчика на входе интегратора; 1,0:2- фазовые точки перехода через ноль суммарного напр . жени по отношению к точке перехода через ноль синусоидального сигнала датчика . личина 5, представл ет собой периодичесфункцию угла сдвига помехи гармоники ительно синусоидь1 сигнала, она равна нури углах сдвига ± и максимальна при е 0; тт. jiMOKQ Un U75 (3) амплитуда напр жени помехи; отношение амплитуд сигнала и помехи . личина б. представл ет собой периодичесфункцию угла р - начальной фазы помехи улевой фазе сигнала датчика.. м и 2п-рй гармоники иотношении у 2п, ьной фазе tf О , ±п напр жение сигнала бой точке временной оси больше напр жепомехи (по абсолютной величине), интернтегрировани равен (а, 0,.а-2 тг) кажение интеграла сигнала равно нулю- При нении ip от О до ± значение , сначаозрастает , достигает максимума при -тг и затем убывает до О при v Поэтому г член J у уравнении (2) необ - It ходимо определ ть при f ± Рассмотрим эффективность подавлени сетевой помехи на примере подавлени второй гармоники . Этому случаю соответствуют временны диаграммы фиг. 4. Точки нулевого значени су марного напр жени U (t) определ ет фазы на чала и конца процесса 1штегрировани в одном цикле преобразовани . Качественно та же картина имеет место при помехе, представл ющей другую четную гармонику в области малых а, замен sina на а, Врем HHTerpHpOBatntH при делении частоты помехосоздающей пита1Сг1цей сети возрастает во ciojibKO раз, каков коэффициент делени . Поэтому ввод т другой важный коэффициент обобщенный коэффициент эффективности и определ ют его как : -рал-л / где К - коэффициент делени частоты сети. Оптимальным может считатьс устройство с максимальным значением f , т.е. обеспечивающее подавление вли ни помехи при минимуме временной избыточности. осc-MO( в таблице приведены значени 5 , р и / в функции 7 (дл случа делени частоты сети на два).37 by pre-integrating the input signal (for example, a push-pull integration circuit), an even number dividing unit and a gain shaping unit are entered, the AC sensor input is connected to the power supply bus through the serially connected gain shaping unit and the even dividing frequency block. FIG. 1 shows the structural electrical circuit of the proposed device; in fig. Figures 2 and 3 show an input rectifier with diagrams of input and output signals, variants; in fig. 4 - temporary diatrammyg. signal voltages at the input demodulator rectifier input. The integrated AC sensor to code converter contains an I-AC current sensor, an input rectifier 2, an analog-digital converter 3 with pre-integration of the input signal, block 4 frequency divisions by an even number, block 5 for shaping the gain, bus 6 for suppressor mains . Rectifier 2 contains an analog switch 7 (Fig. 2), an operational amplifier 8 (Fig. 2 and a detector that forms together with diode 9. The input stage generates an information signal 10 and a clock signal II of the input voltage. The curve 12 - voltage of the sensor signal when powered at a frequency formed by dividing by two (i.e., one of the even numbers) network frequencies; curve 13 - voltage of static interference; curve 14 - total voltage at the output of the communication line to input -kaskadu ..- The operation of the circuit is as follows. At the output signal of the input rectifier 2, the control unit in the analog-digital converter 3 times distinguishes the integration cycles and conversion steps of the generated integral into the code. In the integration cycle, the strictly-synchronized signal arrives at the integrator input in converter 3 by a half-wave of the rectified voltage of the sensor. In the conversion cycle, the DC voltage generated in the integrator is converted into a code of one of the known methods, with the reference voltage of the analog-digital converter formed proportsionashnym period power sensor (arrival clock period). By the beginning of the next conversion cycle, the integrator is discharged. Consider the process of suppressing network interference in this device. The interference voltage is a 2nth even harmonic (n is an integer, n-1) relative to the output signal voltage of the circuit efficiency factor (f, fa In is the relative error in the formation of the integral for the 2nd harmonic interference (maximum value); relative integral formation error at first harmonic interference, i.e., when the sensor is powered at the mains frequency, with the same ratio of amplitudes of interference and signal (maximum value). ".) dt - / Ux Sin LOtdt rU, SinU) icit (2) ( t) is the total voltage of the sensor signal and interference at the output of the input stage; amp; sine wave signal of the sensor at the integrator input; 1,0: 2 - phase points of transition through zero total ex. relative to the zero crossing point of the sinusoidal sensor signal. 5 is a periodic shift function of the harmonic interference, it is a sinusoid1 signal, it is equal to zero shear angles ± and is maximum at e 0; TT jiMOKQ Un U75 (3) the amplitude of the voltage disturbance; the ratio of the amplitudes of the signal and interference. guise b. is the periodic function of the angle p - the initial phase of the interference to the zero phase of the sensor signal .. m and 2n harmonic and the ratio of 2p, the phase tf o, ± n the signal voltage bout the point of the time axis is greater than the interference (absolute value), equal to (a, 0, .a-2 ng); the signal integral is equal to zero; when ip from O to ±, the value first increases, reaches a maximum at -tg, and then decreases to O as v Therefore, the j term J in equation (2) It must be determined at f ±. Consider the efficiency of network interference suppression on Reamer suppressing the second harmonic. This case corresponds to the time diagrams of FIG. 4. The zero point value of the maximum voltage U (t) determines the phases at the beginning and end of the 1-integration process in one conversion cycle. Qualitatively, the same picture occurs when there is interference, which represents another even harmonic in the region of small a, replacing sina with a, Vremya HHTerpHpOBatntH when dividing the frequency of the noise generating network increases by ciojibKO, what is the division factor. Therefore, another important factor is introduced: the generalized efficiency coefficient and is defined as: -rl-l / where K is the frequency division ratio of the network. A device with a maximum value of f, i.e. providing suppression of interference effects with a minimum of temporal redundancy. oc-MO (the values of 5, p and / in function 7 are given in the table (for the case of dividing the mains frequency by two).
и sinwt + и sin(2wt ); ЛП U sina-I (2a - р) О ЛII., Из уравнени (5) с учетом (р ±чают к1 -- sina Из выражени (6) 0,25(7 - ) sinoj, а2 . - - + . Аналогично из уравнеш (5) дл (f - sina,, а2 0,25 (-7 + 1 у + 8 ) ..--I В интервале а, а значение LU(t) н ет знака, т.е. в этом интервале нелин элемент - входной выпр митель 2 веде как линейный, поэтому примен ют прин суперпозищш и а дл р : cosa 1 sin2a где а ( «1I Вследствие того, что а убывает при увеличении 7. убывает быстрее, чем просто обратна функци j, т.е. подавление помехи .происходит более быстрым темпом, чем уменьшение ее относительной амплитуды. Функци р представл ет собой нарастающую функцию у,. т.е. эффективность подавлени , определенна по отношению (.1), непосто нна и увеличиваетс по мере увеличени 7Особенно нагл дно видет характер зависимоси о от 7 при малых значени х а. При этом из уравнени (5), учитыва что sina.ta; cpsasrl - получают а Данные по 5 Ир, дл помехи V-2Ln- а V нечетных гармоник (т.е. дл питани датчиков с частотой, полученной делением на нечетные число частоты помехосоздающей сети) намного уступают данным дл помехи четных гармоник. Например, при у 205 ,125%. Дл получени того же значени , при Делении частоты на нечетное число К 39 (или 41), что означает 20 кратное уменьшение быстродействи по сравнению с предлагаемой схемой, неоправданно увеличиваютс аппаратурны Затраты на схему делени частоты, кроме того, от датчшса практически невозможно получить при этом такую же амплитуду выходйого сигнала . При питании датчика с частотой, не св за1шой определенным целым соотношением с частотой пом ехосоздающей питающей сети, угол v и относительна погрешность от преобразова1|и к преобразованию все врем мен ютс , причем максимальна относительна погрешность имеет величину, меиьш)ю ближайшей нечетной и боль111ую 5,„ ближайшей четной гармоник Коэффициенту делени частоты соответствует максимальна простота схемы, минимальное врем преобразовани . Одаако не исключено примеиение других четных коэффициентов делени . Таким образом, эффект, обеспечиваемый применением п|редложенного технического решени , заключаетс в увеличении точности путем уменьшени вли ни сетевой помехи на точность аналого-цифрового преобразовани сигналов датчиков переМеююго тока с предварительным интегрированием выпр мленных полуволн сигналов датчиков. Форму л а изобретени Интегрирующий преобразователь сигналов датчиков переменного тока в код, содержащий последовательно соединенные датчик перемениого тока, выпр митель и аналого-цифровой преобразователь с предварительным интегрированием входного сигнала, отличающийс тем, что, с целью увеличени тотюсти, в него введены блок делени частоты на четное число и блок формировани усилени , причем вход датчика перемениого тока через последовательно соединенные блок формировани усилени и блок делени частоты на четное число соединен с шиной питающей сети. Источники информации, прин тые во внимание при экспертизе 1.Патент США Г3849775, кл. 340 347, 1973., 2.Патент Франции N 2204084, кл. Н 03 К 13/оХ 1973 (прототип).and sinwt + and sin (2wt); LP U sina-I (2a - p) O LII., From equation (5) taking into account (p ± qt k1 - sina From expression (6) 0.25 (7 -) sinoj, a2. - - +. Similarly of equalizer (5) dl (f - sina ,, а2 0,25 (-7 + 1 y + 8) ..-- I In the interval a, and the value LU (t) is not of the sign, i.e. In the interval of the nonlinear element, the input rectifier 2 is conducted as a linear one, therefore, the prints are used super-finely and a for p: cosa 1 sin2a where a ("1I Due to the fact that a decreases with increasing 7. decreases faster than just the inverse function j, t i. interference suppression occurs at a faster rate than a decrease in its relative amplitude. It is an increasing function of y, i.e. the suppression efficiency, determined by the ratio (.1), is not constant and increases with increasing 7 Especially it seems that the dependence on 7 is seen at small values of a. In this case, from equation (5 ), taking into account that sina.ta; cpsasrl - receive a Data on 5 Ir, for interference V-2Ln- and V odd harmonics (i.e. for powering sensors with a frequency obtained by dividing by odd numbers the frequency of the interfering network) for interference even harmonics. For example, with 205, 125%. To obtain the same value, when the frequency is divided by an odd number of K 39 (or 41), which means a 20-fold decrease in speed as compared with the proposed scheme, the equipment costs unnecessarily increase. Moreover, it is almost impossible to get the same amplitude of the output signal. When powering the sensor with a frequency not related to a certain integer ratio with the frequency of the power supply network, the angle v and the relative error from the transform to the transformation all change, with the maximum relative error of the closest odd and greater 5 , The closest even harmonics The frequency division coefficient corresponds to the maximum simplicity of the circuit, the minimum conversion time. Odaako does not exclude the use of other even division factors. Thus, the effect provided by the application of the proposed technical solution is to increase the accuracy by reducing the effect of network interference on the accuracy of the analog-digital conversion of the signals of overvoltage sensors with preliminary integration of the rectified half-wave signals of the sensors. Formula of the Invention An integrating converter of signals of alternating current sensors into a code containing series-connected alternating current sensor, rectifier and analog-to-digital converter with preliminary integration of the input signal, characterized in that, in order to increase the total, the frequency division unit an even number and a gain shaping unit, the sensor input of alternating current through an serially connected gain shaping unit and a frequency dividing unit by an even number connected with bus mains. Sources of information taken into account in the examination 1. US patent G3849775, cl. 340 347, 1973., 2. Patent of France N 2204084, cl. H 03 K 13 / OH 1973 (prototype).