SU754669A1 - Analogue-digital converter - Google Patents

Description

1one

Изобретение может быть использовано в автоматике, в измерительной и вычислительной технике.The invention can be used in automation, in measuring and computing equipment.

Наиболее близким к изобретению по технической сущности является 5The closest to the invention to the technical essence is 5

аналого-цифровой преобразователь по разрядного уравновешивания, содержащий блок сравнения, первый вход которого подключен к шине входного сигнала, а второй - к выходу преобразователя код-напряжение, входы которого соединены с выходами блока управления, первый управляющий вход которого подключен к выходу генератора импульсов, а второй уп- 15 равняющий вход - к выходу первого элемента И, первый вход последнего соединен с выходом блока сравнения_/ второй вход через линию задержки' с выходом генератора импульсов и со 20 входом распределителя импульсов, η выходов которого соединены с входами блока управления, входы преобразователя код-напряжение, кроме младшего разряда, подключены,к йервым входам соответствующих разрядов буферного регистра £ΐ] .An analog-to-digital converter for bit balancing, containing a comparison unit, the first input of which is connected to the input signal bus, and the second input to the output of the code-voltage converter, whose inputs are connected to the outputs of the control unit, the first control input of which is connected to the output of the pulse generator the second control input equals the output of the first element I, the first input of the last is connected to the output of the comparison unit _/ second input through the delay line 'with the output of the pulse generator and with the 20 input of the distributor pulses, η of the outputs of which are connected to the inputs of the control unit, the inputs of the code-voltage converter, except the low-order bits, are connected to the nerve inputs of the corresponding bits of the buffer register £ ΐ].

Наличие двух дополнительных разрядов значительно снижает быстродействие таких преобразователей. 30The presence of two additional discharges significantly reduces the speed of such converters. thirty

22

Цель изобретения - повышение быстродействия аналого-цифрового преобразователя поразрядного уравновешивания.The purpose of the invention is to improve the performance of analog-to-digital Converter bitwise balance.

Указанная цель достигается тем, что б аналого-цифровом преобразователе, содержащем блок сравнения, первый вход которого подключен к шине входного сигнала, а второй - к выходу преобразователя код-напряжение входы которого соединены с выходами блока управления, первый управляющий вход которого подключен к выходу генератора импульсов, второй управляющий вход - к выходу первого элемента И, первый вход последнего соединен с выходом блока сравнения, второй вход через линию задержки с выходом генератора импульсов и со входом распределителя импульсов, η -выходов которого соединены со входами блока управления, входы преобразователя код-напряжение, кроме мп лдшаго разряда, подключены к первым входам соответствующих разрядов буферного регистра, дополнительно введены три элемента И, причем первый выход второго элемента И подклю чен ко входу триггера младшего раз3This goal is achieved by using an analog-to-digital converter containing a comparison unit, the first input of which is connected to the input signal bus, and the second to the output of the code-voltage converter whose inputs are connected to the outputs of the control unit, the first control input of which is connected to the generator output pulses, the second control input to the output of the first element And, the first input of the latter is connected to the output of the comparator, the second input through the delay line with the output of the pulse generator and the input of the distributor imp pulses, η outputs of which are connected to the inputs of the control unit, the code-voltage converter inputs, except for the low-level discharge, are connected to the first inputs of the corresponding digits of the buffer register, three AND elements are additionally introduced, the first output of the second element And times3

754669754669

ряда буферного регистра, а первый и второй входы - к первому выходу распределителя импульсов и к выходу первого элемента И соответственно, п-й выход распределителя импульсов>подключен к первым входам третьего и четвертого элементов И, вторые входы' которых соединены соответственно с выходом и входом линии задержки, а выходы - со вторыми входами старших и младшего разрядов буферного регистра соответственно.row of the buffer register, and the first and second inputs to the first output of the pulse distributor and to the output of the first element And, respectively, the pth output of the pulse distributor> connected to the first inputs of the third and fourth elements And, the second inputs' of which are connected respectively to the output and input delay lines, and outputs - with the second inputs of the high and low bits of the buffer register, respectively.

На фиг, 1 представлена структурная электрическая схема устройства; на фиг. 2 - временные диаграммы.Fig, 1 shows the structural electrical circuit of the device; in fig. 2 - time diagrams.

Аналого-цифровой преобразователь поразрядного уравновешивания содержит блок 1 сравнения, шину 2 входного сигнала, преобразователь 3 коднапряжение, блок 4 управления, генератор 5 импульсов, первый 6, второй 7 третий 8, четвертый 9 элементы И, линию задержки 10, распределитель импульсов 11, буферный регистр 12.The analog-to-digital converter of the bit balancing contains a comparison unit 1, an input signal bus 2, a voltage code converter 3, a control unit 4, a pulse generator 5, the first 6, a second 7 third 8, a fourth 9 And elements, a delay line 10, a pulse distributor 11, a buffer register 12.

Точка В на фиг. 1 соответствует импульсу "строб установки веса".Point B in FIG. 1 corresponds to the "strobe weight setting" pulse.

Преобразователь работает следующим образом.The Converter operates as follows.

Шина 2 входного сигнала подключена к блоку сравнения 1. Импульсы от генератора 5 поступают на распределитель импульсов 11, который вырабатывает импульсы последовательно на η выходах. Одновременно от генератора 5 импульсы поступают на блок управления 4 (импульс "строб установки веса"0.Bus 2 input signal is connected to the comparison unit 1. The pulses from the generator 5 are fed to the pulse distributor 11, which produces pulses in series at the η outputs. At the same time from the generator 5, the pulses arrive at the control unit 4 (pulse "strobe weight setting" 0.

Первым импульсом от генератора 5 блок 4 управления подключает старший (первый) разряд (вес которого равен 1Ц) преобразователя 3 код-напряжение к блоку 1 сравнения.The first pulse from the generator 5 control unit 4 connects the most senior (first) discharge (the weight of which is equal to 1C) of the converter 3 code-voltage to the comparison unit 1.

При и^<Ц, где измеряемое напряжение блока сравнения через первый элемент И 6 вырабатывает импульс "строб сброса веса", который поступает (точка А)на блок 4 управления.When u <t, where the measured voltage of the comparison unit through the first element 6 produces a pulse "weight release gate", which is supplied (point A) to the control unit 4.

Так как импульс элемента И 6 задержан линией задержки 10 относительно первого импульса от генератора 5 на время, равное периоду повторения-импульсов, то блок 4 управления на втором такте сбрасывает старший (первый) разряд и одновременно импульсом "строб установки веса" устанавливается вес второго разряда.Since the pulse of the element 6 is delayed by the delay line 10 relative to the first pulse from the generator 5 for a time equal to the repetition-pulse period, the control unit 4 on the second clock resets the most significant (first) discharge and simultaneously the weight of the second discharge is set by the pulse “weight setting gate” .

При и_х< и^блок сравнения вырабатывает импульс "строб сброса веса" на блок 4 управления, который сбросит второй разряд преобразователя 3 код-напряжения.With and _x <and ^, the comparison unit generates a pulse "weight reset strobe" to control unit 4, which will reset the second discharge of the code-voltage converter 3.

При и* > и^блок 1 сравнения импульса "строб сброса веса" не вырабатывает. .When u *> u ^ unit 1, the pulse-weight comparison gate 1 does not generate a pulse comparison. .

Далее работа схемы повторяется после η-го импульса, входное напряжение будет уравновешено с .точностью 2 ^п.Further, the circuit operation is repeated after the ηth pulse, the input voltage will be balanced with an accuracy of 2 ^p .

После уравновешивания (п-1)-го разряда импульсом "строб установки веса" через четвертый элемент И 9 во время действия импульса на п-ом выходе распределителя 11 устанавливается в "единицу" η-й триггер младшего разряда буферного регистра 12,After equilibration of the (n-1) th digit with a pulse “weight setting gate” through the fourth element I 9 during the pulse at the n-th output of the distributor 11 is set to the “unit” η-th low-order trigger of the buffer register 12,

'а импульсом проверки блока 1 сравнения (с выхода линии задержки 10 через третий элемент Й 8 содержимое: регистра блока 4 управления (п-1)-ых разрядов переносится в буферный регистр 12.'and a check pulse of the comparison unit 1 (from the output of the delay line 10 through the third element X 8 contents: the register of the control unit 4 (n-1) -th digits is transferred to the buffer register 12.

Импульсом "строб сброса веса", если он присутствует после η-й опе-. рации уравновешивания, во время действия импульса на первом выходе распределителя 11 через второй элемент И 7 устанавливается в "ноль" п-й триггер буферного регистра 12, а импульсом "строб установки веса" подключается старший (первый) разряд преобразователя 3 код-напряжение к блоку 1 сравнения и отключаются все остальные разряды преобразователя код-напряжение. Далее работа схемы повторяется.Impulse "strobe weight loss", if it is present after the ηth ope-. equilibration radios, during the pulse at the first output of the distributor 11 through the second element I 7 is set to "zero" the nth trigger of the buffer register 12, and the high (first) discharge of the 3 code-voltage converter is connected to the unit with a pulse "weight setting gate" 1 comparison and disable all other bits of the code-voltage converter. Further work of the scheme is repeated.

Длительность времени первого преобразователя включает (п+1) тактов, а все последущие содержат только η тактов, так что при преобразовании непрерывных сигналов в цифровой код время преобразования уменьшается вThe time duration of the first converter includes (n + 1) cycles, and all subsequent ones contain only η cycles, so that when converting continuous signals to a digital code, the conversion time decreases in

раза по сравнению с известными схемами.times compared to known schemes.

Claims (1)

Формула изобретенияClaim Аналого-цифровой преобразователь, содержащий блок сравнения, первый вход которого подключен к шине входного сигнала, а второй - к выходу преобразователя код-напряжение, входы которого соединены с выходами блока управления первый управляющий вход которого подключен к выходу генератора импульсов, а второй управляющий вход - к выходу первого . элемента И, первый вход последнего соединен с выходом блока сравнения, второй вход через линию задержки с выходом генератора импульсов и со . входом распределителя импульсов,η выходов которого соединены со входами блока управления, входы преобразователя код-напряжение, кроме младшего разряда, подключены к первым входам соответствующих разрядов буферного регистра, отличающийся тем, что, с целью увеличения быстродействия, в него дополнительно введены три элемента И, причем первый выход второго элемента И подключен ко входу триггера младшего разряда буферного регистра, а первый и второй входы - к первому выходу распределителя импульсов и к выходу первого элемента И соответственно, п-й выход распределителяAn analog-to-digital converter containing a comparison unit, the first input of which is connected to the input signal bus, and the second to the code-voltage converter output, the inputs of which are connected to the outputs of the control unit whose first control input is connected to the output of the pulse generator, and the second control input - to the exit of the first. element And, the first input of the latter is connected to the output of the comparison unit, the second input through the delay line with the output of the pulse generator and co. the input of the pulse distributor, whose outputs η are connected to the inputs of the control unit, the code-voltage converter inputs, except the low-order digit, are connected to the first inputs of the corresponding bits of the buffer register, characterized in that, in order to increase the speed, three elements And are added to it, moreover, the first output of the second element I is connected to the input of the low-order trigger of the buffer register, and the first and second inputs to the first output of the pulse distributor and to the output of the first element I correspond but the n-th output of the distributor 5five 754669754669 66 импульсов подключен к первым входам третьего и четвертого элементов И, вторые входы которых соединены соответственно с выходом и входом линии задержки, а выходы - со вторыми, входами старших и младшего разрядов регистра соответственно.pulses connected to the first inputs of the third and fourth elements And, the second inputs of which are connected respectively to the output and input of the delay line, and the outputs with the second inputs of the high and low bits of the register, respectively.