SU750749A1 - Формирователь кодовых комбинаций - Google Patents
Формирователь кодовых комбинаций Download PDFInfo
- Publication number
- SU750749A1 SU750749A1 SU782603646A SU2603646A SU750749A1 SU 750749 A1 SU750749 A1 SU 750749A1 SU 782603646 A SU782603646 A SU 782603646A SU 2603646 A SU2603646 A SU 2603646A SU 750749 A1 SU750749 A1 SU 750749A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- shift register
- control unit
- polarity
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
(54) ФОРМИРОВАТЕЛЬ КОДОВЫХ КОМБИНАИЛЙ
Изобретение относитс к устройствам передэ дискретных сигаалов и может использоватьс , например, в многоканальных системах передачи дискретной информации с временным делением Известен формирователь кодовых комбинаций дл системы передачи двоичной информации с временным уплотнением, содержащий блок определени пол рности, регистр сдвига и выходной триггер, при этом вход блока определени пол рности подключен к первому входу регистра сдвига 1. Однако известный формирователь кодовых комбинаций имеет низкое быстродействие. Целью изобретени вл етс повышение быстродействи формировател а также обеспечение возможности использовани его в качестве дешифратора кодовых комбинаций. Дл этого в формирователь кодовых комби наций дл системы передачи двоичной информа ции с временным уплотнением, содержащий блок определени пол рности, регистр сдвига и выходной триггер, при этом вход блока определени пол рности подключен к первому входу регистра сдвига, введены блок управлеНИН ,-формирователь адреса, накопитель и инвертор , при этом выход блока определени пол рности подключен к первому входу блока управлени , первый выход которого подключен к первому входу накопител , второй выход подключен ко второму входу регистра сдвига, а третий выход блока управлени подключен к первому входу 1швертора, выход которого подклзочен к nepBC.iy входу выходного триггера , выход формировател адреса подключен ко второму входу накопител , другой выход формировател адреса подключен ко вторым входам блока управлени и выходного триггера и к третьел1у входу регистра сдвига, первый выход которого подключен ко второму входу инвертора и к другому входу блока определени пол рности, а второй выход регистра сдвига подключен к третьему входу накопител , первый выход которого подключен к четвертому входу регистра сдвига, а второй выход накопител подключен к третьему входу блока управлени . Кроме того, дл обеспечени возможности использовани формировател кодовых комбинаций в качестве деашфратора кодовых комбинаций, введен блок сравнени , при этом выход регистра сдвига подключен к первому входу блока сравнени , четвертый выход блока управлени подключен ко второму входу блока сравнени , а первый выход регистрасдвига подключен к третьему входу блока сравнени , выход которого подключен к tpeibeMy входу выходного триггера. На чертеже представлена структурна электрическа схема предложенного формировател . Формирователь кодовых комбинаций дл системы передачи двоичной информации с временным уплотнением содержит блок определени пол рности 1, формирователь адреса 2, блок управлени 3, накопитель 4, регистр сдвига 5, инвертор 6, выходной триггер 7 и блок сравнени 8. Предложенный формирователь работает следу ющим образом. На вход формировател кодовых комбинадай поступает групповой сигнал, содержащий подлежащую кодированию информацию всех низкоскоростных каналов. Устройство фор мирует кодовые комбинации, состо щие из бита , характеризующего пол рность, и двух битов характеризующих номер временной зоны, в которой произощло изменение пол рности. Начало /формировани кодовой комбинации дл каждого канала вл етс изменение пол рности (ЗММ) сигнала этого канала. Поиск ЗММ производитс в блоке определени пол рности 1 путем сравнени пол рности входного сигнала с пол рностью предыдущего сигнала, записанного в регистре сдвига 5. Дл определени момента изменени пол рности в регистре сдви га 5 ведетс циклический счет временных зон. При обнаружении ЗММ блок определени пол рности 1 выдает управл ющий сигнал в блок управлени 3. Последний производит счет битов кодовой комбинадаи, поступающих на выход предложенного формировател . Если из блока определени пол рности 1 поступил управл ющий сигнал и устройство счета битов кодовой комбинации находитс в положении, соответствующем оксжчанию выдачи предыдущей кодовой комбинации, то формируетс пер вый управл ющий сигнал. По этому сигналу в регистре сдвига 5 происходит запись пол рности входного сигнала, котора вл етс первым битом кодовой комбинации, а также запом нание кода номера временной зоны, в которой произощло изменение пол рности сигнала. Про межуточные результаты обработки сигналов каждого канала хран тс в накопителе 4. Дл каждого канала в накопителе 4- отведе сво зона, котора определ етс адресными си налами из формировател адреса 2. Кодова комбинаци из регистра сдвига 5 через инвертор 6 поступает на триггер 7. Блок управлени 3 ведет счет битов кодовой комбинаЩ5и . Первый бит поступает на выход без измеени . Второй и третий биты в моменты, определ емые управл ющим сигналом из блока управлени 3, преобразуютс в зависимости от пол рности. Моменты считывани битов кодовой комбинации в групповой тракт определ ет синхросигнал, поступающий из формировател адреса 2. При использовании предложе1шого формировате .гш в качестве дещифратора кодовых комбинаций формирователь работает следующим образом. На вход дещифратора кодовых комбинаций поступает групповой сигнал, содержащий закодированную информацию всех низкоскоростных каналов. Начало новой кодовой комбинации определ етс в блоке определени пол рности 1 путем сравнени пол рности входного сигнала с пол рностью предыдущего сигнала, записанной в регистре сдвига 5. Определив ЗММ, блок определени пол рности 1 формирует управл ющий сигнал, который поступает в блок управлени 3. Получив этот сигнал, блок управлени 3 начинает счет битов кодовой комбинации. В зависимости от номера бита кодовой комбинации блок управлени 3 формирует управл ющий сигнал, который определ ет моменты записи пол рности и кода временной зоны в регистре сдвига 5. Отсчитав три бита кодовой комбинации, блок управлени 3 формирует сигнал, соответствующий концу приема кодовой комбинации. Этот управл ющий сигнал подаетс на блок сравнени 8, на который поступают также коды номеров временных зон, формируемых в регистре сдвига получе1ша кодова комбинаци . Поступающий на блок сравнени 8 управл ющий сигнал, определ ет момент преобразовани кода номера временной зоны в зависимости от пол рности . Этот же сигнал разрещает сравнение кода номера временной зоны полученной кодовой комбинации с кодом номера временных зон, формируемых в регистре сдвига 5. При совпадении номеров зон в блоке сравнени 8 вырабатываетс сигнал, по которому происходит изменение пол рности в триггере 7. Функции формировател адреса накопител те же, что и при использовании их в формирователе кодовых комбинаций. При одновременной работе формировател и дещифратора кодовых комбинаций процессы формировани и дещифрации разделены во времени. Предложенный формирователь кодовых ком . бинаций имеет высокое быстродействие и может I быть использован в качестве дещифратора кодовых комбинаций.
Claims (2)
1. Формирователь кодовых комбииащ{й дл системы передачи двоичной информации с временным уплотнением, содержащий блок определени пол рности, регистр сдвига и выходной триггер, при этом вход блока определени . пол рности подключен к первому входу регистра сдвига, отличающийс тем, что, с целью повыщени быстродействи , введены блок управлени , формирователь адреса, накопитель и инвертор, при этом выход блока определени пол рности подключен к первому входу блока управлени , первый выход которого подключен к первому входу накопител , второй выход подключен ко второму входу регистра сдвига, а третий выход блока управлени подключен к первому входу шгвертора, выход которого подключен к первому входу выходного триггера, выход формировател адреса подключен к
второму входу накопител , другой выход формировател адреса подключен ко вторь1м входам блока управлени и выходного триггера и к третьему входу регистра сдвига, первый выход
которого подключен ко второму входу инвертора и к другому входу блока определени пол рности, а второй выход регистра сдвига подключен к третьему входу накопител , первый выход которого подключен к четвертому входу регистра сдвета, а второй выход накопител подк1почен к третьему входу блока управлени .
2. Формирователь кодовых комбинаций по п. 1, о т л и ч а ю щ и и с тем, что, с целью обеспечени возможности использовани устройства в качестве дешифратора кодовых комб1ша1щй, введен блок сравнени , при этом выход регистра сдвига подключен к первому входу блока сравнени , четвертый выход блока управлени подключен ко второму входу блока сравнени , а нервый выход регистра сдвига подключен к третьему входу блока сравнени , выход которого подюпочен к третьему входу выходного триггера.
Источники информации, пр1ш тые во внимание при экспертизе 1. Авторское свидетельство СССР № 559409, кл. Н 04 J 3/00, 1975 (прототип).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782603646A SU750749A1 (ru) | 1978-04-11 | 1978-04-11 | Формирователь кодовых комбинаций |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782603646A SU750749A1 (ru) | 1978-04-11 | 1978-04-11 | Формирователь кодовых комбинаций |
Publications (1)
Publication Number | Publication Date |
---|---|
SU750749A1 true SU750749A1 (ru) | 1980-07-23 |
Family
ID=20759320
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782603646A SU750749A1 (ru) | 1978-04-11 | 1978-04-11 | Формирователь кодовых комбинаций |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU750749A1 (ru) |
-
1978
- 1978-04-11 SU SU782603646A patent/SU750749A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4584720A (en) | Optical communication system using pulse position modulation | |
US4232388A (en) | Method and means for encoding and decoding digital data | |
US3235855A (en) | Binary magnetic recording apparatus | |
US4613980A (en) | System for high accuracy remote decoding | |
US4204199A (en) | Method and means for encoding and decoding digital data | |
SU750749A1 (ru) | Формирователь кодовых комбинаций | |
GB1374080A (en) | Transmitting and receiving successive groups of multilevel coded signals | |
US3336578A (en) | Detector of aperiodic diphase marker pulses | |
SU853819A1 (ru) | Устройство дл приема многопозиционныхСлОжНыХ СигНАлОВ | |
SU813810A1 (ru) | Устройство дл передачи дискретныхСигНАлОВ | |
SU882016A1 (ru) | Приемник интервально-кодовых сигналов | |
SU1075373A2 (ru) | Дискретный согласованный фильтр | |
RU2019044C1 (ru) | Устройство для передачи и приема дискретной информации с селективным запросом ошибок | |
SU491220A1 (ru) | Устройство дл выделени рекуррентного синхросигнала | |
SU843281A1 (ru) | Устройство дл приема сигналов кодаМОРзЕ | |
SU427466A1 (ru) | Декодирующий накопитель | |
US5315300A (en) | AES/EBU C block generator | |
SU1167752A1 (ru) | Устройство дл формировани частотно-манипулированного сигнала | |
SU1529461A1 (ru) | Устройство дл индикации экстремального значени последовательности цифровых величин | |
SU1555884A1 (ru) | Способ восстановлени стереофонического цифрового сигнала, закодированного кодом, обнаруживающим блоки ошибок длительностью не более N символов | |
SU640447A1 (ru) | Устройство дл приема диксретных сигналов | |
SU788421A1 (ru) | Передающее стартстопное устройство | |
SU832752A1 (ru) | Многоканальное устройство дл пЕРЕдАчи и пРиЕМА диСКРЕТНОй иН-фОРМАции | |
SU628629A1 (ru) | Устройство цикловой синхронизации | |
SU653757A1 (ru) | Многоканальное устройство дл передачи и приема дискретной информации |