SU748831A1

SU748831A1 - Pulse synchronizer

Info

Publication number: SU748831A1
Application number: SU782601715A
Authority: SU
Inventors: Анатолий Васильевич Ходаков
Original assignee: Предприятие П/Я Р-6082
Priority date: 1978-04-10
Filing date: 1978-04-10
Publication date: 1980-07-15

Description

Изобретение относится к импульсной технике. Синхронизатор импульсов может быть использован при измерении и формировании временных интервалов. < Известны устройства, обеспечивающие формирование импульсов, синфазных последовательности тактовых импульсов, по асинхронным импульсам запроса, содержащие элементы памяти hm-jq пульсов запроса и элементы привязки сформированного потенциала запроса к тактовым импульсам [1}.The invention relates to a pulse technique. The pulse synchronizer can be used in the measurement and formation of time intervals. <Devices are known that provide the formation of pulses, in-phase sequences of clock pulses by asynchronous request pulses, containing memory elements hm-jq of request pulses and elements of linking the generated request potential to clock pulses [1}.

Данное устройство при поступлении импульсов запроса с нестабильным периодом следования, причем минимальная’⁵величина перепада может быть меньше периода следования, а средняя всегда больше, не обеспечивает полного соответствия количества импульсов опроса, „ формируемых на выходе, количеству импульсов, поступающих на шину запроса (сбой тйпа потеря импульса запроса).This device, upon receipt of request pulses with an unstable repetition period, and the minimum differential value of ⁵ can be less than the repetition period, and the average is always greater, does not fully match the number of polling pulses generated at the output, the number of pulses arriving at the request bus (failure type of request impulse loss).

Наиболее близким по технической сущности к изобретению является устройство, содержащее блок памяти импульсов запроса, соединенный входом с шиной запроса, и блок памяти тактовых импульсов, соединенный входом с шиной тактовых импульсов, анализатор нуля 42] . 30The closest in technical essence to the invention is a device containing a request pulse memory block connected by an input to a request bus, and a clock pulse memory block connected by an input to a clock bus, a zero analyzer 42]. thirty

Однако такое устройство обладает малой разрешающей способностью, равной периоду следования тактовых импульсов . Его быстродействие ниже предельного для устройств на тактируемых триггерах на величину задержки в анализаторе нуля.However, such a device has a low resolution equal to the repetition period of the clock pulses. Its speed is lower than the limit for devices on clocked triggers by the amount of delay in the zero analyzer.

Целью Изобретения является повышение разрешающей способности и быстродействия синхронизатора импульсов.The purpose of the Invention is to increase the resolution and speed of the pulse synchronizer.

Цель достигается тем, что в синхронизатор импульсов, содержащий триггер памяти импульсов запроса, установочный вход которого соединен с шиной запроса, а сйнхровход - с шиной тактовых импульсов, блок памяти тактовых импульсов, тактирующий вход которого соединен с шиной тактовых импульсов, и выходные вентили, введены триггер уточнения привязки, синхровход которого соединен с шиной тактовых импульсов, информационный вход - с шиной запроса, а выход - с первым входом первого выходного вентиля, и счетчик, выходы которого подключены к первым входам остальных выходных вентилей, а вход соединен с шиной тактовых импульсов и с вторыми входами выходных вентилей, третьи входы ко748831 торых подсоединены к выходу блока памяти тактовых импульсов, входом подключенного к выходу триггера памяти импульсов запроса.The goal is achieved by the fact that in the pulse synchronizer containing the trigger pulse memory of the request, the installation input of which is connected to the bus of the request, and the synchro input is connected to the bus of the pulse pulses, the memory block of the clock pulses, the clock input of which is connected to the bus of the pulse pulses, and output valves are introduced binding update trigger, whose sync input is connected to the clock bus, the information input is to the request bus, and the output is to the first input of the first output valve, and the counter, the outputs of which are connected to the first input the remaining output gates, and the input is connected to the clock pulse bus and to the second inputs of the output gates, the third inputs of which are connected to the output of the clock pulse memory block, the input connected to the output of the request pulse memory trigger.

Блок памяти тактовых импульсов выполнен в виде двух триггеров, выход первого.из которых соединен с входом установки второго триггера, при этом один выход второго триггера подключен, к входу сброса первого триггера, а другой выход является выходом блока памяти, входом которого является вход установки первого триггера, а с так^:тирующим входом блока памяти тактовых импульсов связаны входы сброса обоих триггеров.The clock memory block is made in the form of two triggers, the output of the first of which is connected to the installation input of the second trigger, while one output of the second trigger is connected to the reset input of the first trigger, and the other output is the output of the memory block, the input of which is the first installation input the trigger, and with this ^{: the} tapping input of the clock memory block, the reset inputs of both triggers are connected.

На чертеже представлена функциональная схема синхронизатора импульсов, который содержит триггер 1 памяти импульсов запроса, установочный вход которого соединен с шиной 2 импульсов запроса, синхровход - с шиной 3 тактовых импульсов, а выход - с установочным входом 4 первого триггера блока 5 памяти тактовых импульсов. Тактирующий вход блока 5 и синхровходы триггера б уточнения привязки и счетчика 7 соединены с шиной тактовых импульсов. Код временного положения импульсов запроса фиксируется на выходах вентилей 8, входы которых стробируются тактовыми импульсами с шины 3 и стробом с шины 9 разрешения опроса. Информация о временном положении импульса запроса в целых периодах тактовых импульсов поступает на входы вентилей 8 со счетчика 7 и о положении его внутри периода - с выхода 10 триггера б и передается на выходные шины 11-14.The drawing shows a functional diagram of a pulse synchronizer, which contains a trigger 1 of the request pulse memory, the installation input of which is connected to the bus 2 of the request pulses, the sync input is connected to the bus 3 of the clock pulses, and the output is with the installation input 4 of the first trigger of the block 5 of the pulse memory. The clock input of block 5 and the synchronization inputs of the trigger for adjusting the reference and counter 7 are connected to the clock bus. The code of the temporary position of the request pulses is fixed at the outputs of the valves 8, the inputs of which are gated by clock pulses from bus 3 and the strobe from bus 9 of the polling permit. Information about the temporary position of the request pulse in whole periods of clock pulses is supplied to the inputs of the valves 8 from the counter 7 and about its position inside the period from the output 10 of trigger b and transmitted to the output buses 11-14.

• Работает синхронизатор импульсов следующим образом.• The pulse synchronizer operates as follows.

Поступление импульса запроса с шины 2 на установочный вход триггера 1 переводит его в состояние 1 независимо от логического уровня на входе С. Тем самым обеспечивается надежная фиксация прихода импульса запроса.The arrival of the request pulse from the bus 2 to the installation input of the trigger 1 puts it in state 1, regardless of the logic level at the input C. This ensures reliable fixation of the arrival of the request pulse.

Блок 5 обладает свойством формирования уровня на шине 9, идентичного уровню на входе 4, только по приходе отрицательного фронта импульса на тактирующий вход, причем без ’’обрезки его по длительности сигналом с управляющего входа 4. , 'Block 5 has the property of forming a level on bus 9, which is identical to the level at input 4, only upon the arrival of a negative edge of the pulse at the clock input, and without ’’ cutting it in duration by a signal from control input 4., '

Триггер 1 сбрасывается по входу синхронизации по приходе отрицательного фронта импульса с шины 3. Таким образом, триггер 1 находится в состоянии 1 после прихода импульса с шины -2 и сбрасывается лишь после фиксации его состояния на шине 9 блока 5. Триггер 6 отрицательным фронтом тактового импульса шины 3 фиксируется в состоянии 0, если момент прихода* фронта попал на вершину отрицательного импульса запроса. Этим обес-¹ печивается уточнение измерения положения импульса запроса.Trigger 1 is reset at the synchronization input upon the arrival of a negative edge of the pulse from bus 3. Thus, trigger 1 is in state 1 after the arrival of the pulse from bus -2 and is reset only after fixing its state on the bus 9 of block 5. Trigger 6 with a negative edge of the clock pulse bus 3 is fixed in state 0 if the moment of arrival * of the front is at the top of the negative request impulse. This refinement ensures, ¹ obes- measurement request pulse position.

Импульс опроса формируется совпадением на входах вентилей 8 строба с шины 9 разрешения опроса и тактовых импульсов с Шины 3.The polling pulse is formed by the coincidence at the inputs of the strobe valves 8 from the polling permit bus 9 and the clock pulses from Bus 3.

Данный синхронизатор импульсов по сравнению с прототипом' имеет более высокую разрешающую способность. Она определяется стабильностью длительности импульса запроса. При длительности импульса запроса, точно равной половине периода тактовых импульсов, разрешающая способность равна половине периода,т.е. вдвое выше, чем у прототипа.This pulse synchronizer in comparison with the prototype 'has a higher resolution. It is determined by the stability of the duration of the request pulse. When the request pulse duration is exactly equal to half the period of the clock pulses, the resolution is equal to half the period, i.e. twice as high as the prototype.

Быстродействие предложенного синхронизатора равно предельному быстродействию устройств на тактируемых триггерах и предельной рабочей частоте отдельного триггера.The speed of the proposed synchronizer is equal to the maximum speed of devices on clocked triggers and the maximum operating frequency of an individual trigger.

Claims

Изобретение относитс к импульсной технике. Синхронизатор импульсов может быть использован при измерении и формировании временных интервалов, Известны устройства, обеспечивающие формирование импульсов, синфазных последовательности тактовых импульсов , по асинхронным импульсам запроса , содержащие элементы пам ти импульсов запроса и элементы прив зки сформированного потенциала запроса к тактовым импульсам 1. Данное устройство при поступлении импульсов запроса с нестабильным периодом следовани , причем минимальна величина перепада может быть меньше периода следовани , & средн всегда больше, не обеспечивает полного соответстви количества импульсов опроса формируемых на выходе, количеству импульсов , поступающих на шину запроса (сбой типа потер импульса згпроса Х близким по технической сущности к изобретению вл етс устройство , содержащее блок пё1м ти импульсов запроса, соединенный входом с шиной запроса, и блок пам ти тактовых импульсов, соединенный входом с шиной тактовых импульсов, анализатор нул .{2 . Однако такое устройство обладает малой разрешающей способностью, равной периоду следовани тактовых импульсов . Его быстродействие ниже предельного дл устройств на тактируемых триггерах на величину задерж и в анализаторе нул . Целью изобретени вл етс повышение разрешающей способности и быстродействи синхронизатора импульсов. Цель достигаетс тем, что в синхронизатор импульсов, содержащий триг.гер пам ти импульсов запроса, установочный вход которого соединен с шиной запроса, а сйнхровход - с шиной тактовых импульсов, блок пам ти тактовых импульсов, тактирукнций вход которого соединен с шиной тактовых импульсов, и выходные вентили, введены триггер уточнени прив зки, синхровход которого соединен с шиной тактовых импульсов , информационный вход - с шиной запроса, а выход - с первым входом первого выходного вентил , и счетт чик, выходы которого подключены к первым входам остальных выходных венТиЛей , а вход соединен с шиной тактовых импульсов и с вторыми входами выходных вентилей, третьи входы которых подсоединены к выходу блока па м ти тактовых импульсов, входом подключенного к выходу триггера пам ти импульсов запроса. Блок пам ти тактовых импульсов выполнен в виде двух триггеров, выхо первого,из которых соединен с входом установки второго триггера, при этом один выход второго триггера подключе к входу сброса первого триггера, а другой выход вл етс выходом блока пам ти, входом которого вл етс вхо установки первого триггера, а с тактирующим входом блока пам ти тактовых импульсов св заны входы сброса обоих триггеров. На чертеже представлена функциональна схема синхронизатора импульсов , который содержих триггер 1 пам ти импульсов запроса, установочный вход которого соединен с шиной 2 импульсов запроса, синхровход - с шино 3 тактовых импульсов, а выход - с установочным входом 4 первого триггера блока 5 пам ти тактовых импульсов . Тактирующий вход блока 5 и синхровходы триггера 6 уточнени прив з ки и счетчика 7 соединены с шиной тактовых импульсов. Код временного п ложени импульсов запроса фиксируетс на выходах вентилей 8, входы которых стробируютс тактовыми импульсами с шины 3 и стробом с шины 9 раз решени опроса. Информаци о временном положении импульса запроса.в целых периодах тактовых импульсов поступает на входы вентилей 8 со счетчи ка 7 и о положении его внутри периода - с выхода 10 триггера б и передаетс на выходные шины 11-14. Работает синхронизатор импульсов следующим образом. Поступление импульса запроса с шины 2 на установочный вход триггера 1 переводит его в состо ние 1 независимо от логического уровн на входе С. Тем самым обеспечиваетс надежна фиксаци прихода импульса запроса. Блок 5 обладает свойством формировани уровн на шине 9, идентичного уровню на входе 4, только по приходе отрицательного фронта импульса на тактирующий вход, причем Ьез обрезки его по длительности сигналом с управл ющего эхода 4. Триггер 1 сбрасываетс по входу синхронизации по приходе отрицательного фронта импульса с шины 3. Таким образом, триггер 1 находитс в состо нии 1 после прихода импульса с шины -2 и сбрасываетс лишь после фиксации его состо ни на шине 9 бло ка 5. Триггер 6 отрицательным фронто тактового импульса шины 3 фиксируетс в состо нии О, если момент прихода фронта попал на вершину отрицательного импульса запроса. Этим обес печиваетс уточнение измерени положени импульса запроса. Импульс опроса формируетс совпадением на входах вентилей 8 строба с шины 9 разрешени опроса и тактовых импульсов с Шины 3. Данный синхронизатор импульсов по сравнению с прототипом имеет более высокую разрешающую способность. Она определ етс стабильностью длительности импульса запроса. При длительности импульса запроса, точно равной половине периода тактовых импульсов , разрешающа способность равна половине периода,т.е. вдвое выше, чем у прототипа. Быстродействие предложенного синхронизатора равно предельному быстродействию устройств на тактируемых триггерах и предельной рабочей частоте отдельного триггера. Формула изобретени 1.Синхронизатор импульсов, содержащий триггер пам ти импульсов эапроЬа , установочный вход которого соединен с шиной запроса, а синхровход с шиной тактовых импульсов, блок пам ти тактовых импульсов, тактирующий вход которого соединен с шиной тактовых импульсов и выходные вен±или,о тличающийс тем, что, с целью повышени разрешающей способности и быстродействи синхронизатора,в него введены триггер уточнени прив зки, синхровход которого соединен с шиной тактовых импульсов,информационный вход - с шиной запроса,а выход - с первым входом первого выходного вентил ,и счетчик,выходы которого подключены к первым входам остальных выходных вентилей,а вход соединен с шиной тактовых имйульсов и свторыми входами выходных вентилей,третьи входы, ко- торых подсоединены к выходу блока пам ти тактовых импульсов,вход которого подключен к выходу триггера пам ти импульсов запроса. 2.Синхронизатор импульсов по п. 1, отличающийс тем, что блок пам ти тактовых импульсов выполнен в виде двух триггеров, выход первого из которых соединен с входом установки второго триггера, один вход которого подключен к входу сброса первого триггера , а другой выход вл етс выходом блока пам ти, входом которого вл етс вход установки первого триггера, ас тактирующим входом блока пам ти тактовых импульсов св заны входы сброса обоих триггеров. Источники информации, прин тые во внимание при экспертизе 1. Электроника, 1971, № 11, с. 51. The invention relates to a pulse technique. A pulse synchronizer can be used in measuring and forming time intervals. Devices are known that provide the formation of pulses, in-phase clock sequences, asynchronous request pulses, containing elements of the request pulse memory and reference elements of the generated request potential to clock pulses 1. This device receipt of request pulses with an unstable follow-up period, and the minimum value of the differential may be less than the follow-up period, &; average is always more, does not fully match the number of polling pulses generated at the output to the number of pulses arriving at the query bus (a failure such as the loss of pulse X of the query X close to the technical essence of the invention is a device containing a block of five pulses of the query connected with the input of the bus request, and a block of memory of clock pulses, connected by an input with a bus of clock pulses, analyzer zero. {2. However, such a device has a low resolution equal to the following period Actual pulses. Its speed is below the limit for devices on clocked triggers by the amount of delay and in the analyzer zero. The aim of the invention is to increase the resolution and speed of the pulse synchronizer. The goal is achieved by the fact that the pulse synchronizer containing the trigger pulse memory trigger has whose installation input is connected to the query bus, and the sync input is connected to the clock bus, the clock memory block, whose clock input is connected to the clock bus, and you one valves, an anchor update trigger, whose synchronous input is connected to the clock bus, information input to the request bus, and an output to the first input of the first output valve, and a counter, whose outputs are connected to the first inputs of the remaining output vents, and the input connected to the clock pulse bus and to the second inputs of the output valves, the third inputs of which are connected to the output of the clock pulses, which are connected to the output of the trigger memory of the request pulses. The memory block of clock pulses is made in the form of two triggers, the output of the first one of which is connected to the installation input of the second trigger, while one output of the second trigger is connected to the reset input of the first trigger, and the other output is the output of the memory unit, the input of which is the first trigger setup input, and the reset inputs of the two triggers are connected to the clock input of the clock memory block. The drawing shows a functional diagram of the pulse synchronizer, which contains the request pulse memory trigger 1, the setup input of which is connected to the bus 2 request pulses, the synchronous input - with the 3 clock pulse bus, and the output - with the installation input 4 of the first pulse memory block 5 . The clock input of the unit 5 and the synchronous inputs of the trigger 6 of the refinement of the reference and the counter 7 are connected to the clock pulse bus. The time pulse code of the request pulses is fixed at the outputs of the valves 8, the inputs of which are gated with clock pulses from the bus 3 and the gate from the bus 9 times the polling decision. Information about the temporal position of the interrogation pulse in the whole periods of the clock pulses arrives at the inputs of the valves 8 from the counter 7 and about its position within the period from the output 10 of the trigger b and is transmitted to the output buses 11-14. Works pulse synchronizer as follows. The arrival of a request pulse from bus 2 to the setup input of trigger 1 transfers it to state 1, regardless of the logic level at input C. Thus, the arrival of the request pulse is reliably fixed. Block 5 has the property of forming a bus level 9 identical to the level at input 4 only after the arrival of a negative pulse front to the clock input, and without cutting it in duration by a signal from the control output 4. Trigger 1 is reset on the synchronization input upon the arrival of a negative pulse front from bus 3. Thus, trigger 1 is in state 1 after a pulse arrives from bus -2 and is reset only after its state is fixed on bus 9 of block 5. Trigger 6 is negative at the front of bus clock 3 and is fixed to PICs NII ON if the time of arrival of the front got on top of the negative pulse request. This ensures that the measurement of the position of the pulse of the request is refined. The interrogation pulse is formed by the coincidence at the gate inputs 8 of the gate from the interrogation bus 9 and the clock pulses from Bus 3. This pulse synchronizer has a higher resolution than the prototype. It is determined by the stability of the request pulse. With a request pulse duration exactly equal to half the period of clock pulses, the resolution is equal to half the period, i.e. twice as high as the prototype. The speed of the proposed synchronizer is equal to the maximum speed of the devices on clocked triggers and the maximum operating frequency of the individual trigger. 1. Pulse synchronizer containing a pulse memory trigger, an installation input of which is connected to a query bus, and a synchronous input with a clock bus, a clock memory block, a clock input of which is connected to a clock bus, and output veins ±, or It is distinguished by the fact that, in order to increase the resolution and speed of the synchronizer, it introduces a binding refinement trigger, the synchronous input of which is connected to the clock bus, the information input is connected to the query bus, and output is the first input of the first output valve, and the counter, the outputs of which are connected to the first inputs of the remaining output valves, and the input is connected to the bus clock and the second inputs of the output valves, the third inputs, which are connected to the output of the memory block of clock pulses, the input of which is connected to the output of the trigger memory of the request pulses. 2. The pulse synchronizer according to claim 1, wherein the memory block of clock pulses is made in the form of two flip-flops, the output of the first of which is connected to the installation input of the second flip-flop, one input of which is connected to the reset input of the first flip-flop, and the other output is the output of the memory block whose input is the setup input of the first trigger and the clock input of the memory block of the trigger pulses are connected to the reset inputs of both triggers. Sources of information taken into account during the examination 1. Electronics, 1971, No. 11, p. 51.

2.Авторское свидетельство СССР по за вке №2522730, кл. Н 03 К 5/00,1977.2. USSR author's certificate for application No. 2522730, cl. H 03 K 5 / 00,1977.