SU739733A1 - Analog-digital converter - Google Patents
Analog-digital converter Download PDFInfo
- Publication number
- SU739733A1 SU739733A1 SU782575294A SU2575294A SU739733A1 SU 739733 A1 SU739733 A1 SU 739733A1 SU 782575294 A SU782575294 A SU 782575294A SU 2575294 A SU2575294 A SU 2575294A SU 739733 A1 SU739733 A1 SU 739733A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- code
- analog
- voltage
- input
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
Изобретение относитс к вьиислительной технике. Известен аналого-цифровой преобразователь , содержащий усилитель разности, выход которого через набор пороговых элементов (включа пороговое устройст-, во знака), регистр пам ти состо ни поро говых -элементов, устройство выбора стар шего из сработавших пороговых элементов , реверсивный счетчик-сумматор подк лючен ко входу преобразовател код-напр жение , выход которого подсоединен к одному КЗ входов усилител разности l. Однако устройство имеет низкое быстродействие . Известен аналого-цифровой преобразо ватель, содержащий усилитель разности, выходы которого подключены ко входам набора пороговых элементов, выход последнего каскада усилител разности подключен ко входу порогового устройства знака и через первый логический блок и регистр пороговые элементы оценки модул и знака разности подключены :. соответственно ко входам сумматора и его шинам сложени и вычитани , выходы сумматора через второй логический блок и регистр соединены со входами преобразовател код-напр жение, а выход последнего соединен со входом усилител разности. Устройство управлени через шины установки соединено со входами логических блоков, а через шины сброса с регистрами и сумматором 2 . Однако устройство имеет низкое быст родействие. Цель изобретени - повышение быстродействи , а также 1овышение надежности устройства. Указанна цель достигаетс тем, что в аналого-цифровой преобразователь, содержащий усилитель разности,набор синхронных пороговых элементов, синхронное пороговое ус1ройство знака логический блок, сумматор, стробируемый регистр выходного кода, основной токовый преобразователь код-напр жение, устройство управлени , введены дополнительный преобразоватепь код-напрйЖенйе, дополнительный логический блок, аналоговый сум матор, причем выходы набора синхронных пороговых элементов, а также выходы синхронного порогового устройства соединены соответственно с информационными входами и зна ковыми входами дополнительного логического блока, выходы которого соединены fco входами пополнительного преобразовател код-напр жение, причем выход последнего соединен с первым входом анало гового сумматора, ко второму входу которого подключён выход основного преобразбвател код-напр жение, а выхоп аналбгового сумматора подключен ко входу усилйтелй разности, при этом в аналогоцифровой преобразователь дл повышени нйцежньсти введены аналоговый ключ пол л рности, опорный источник тока пол р-f ности, источник посто нного смещени шкалы разности по значению равного, а по знаку противоположного току опорного источника, причем к выходу сетки резисгторов основного преобразовател код-напр жение подалючен .аналоговый ключ пол рности , цифровой вход которого соединен с выходом синхронного порогового устройства, аналрговы-й вход аналогового ключа подключен к выходу опорного источнйка тока пол рности, к сетке резисторов основного токового преобразовател код-напр жение подсоединен .своим вь1ходом источник посто нного смещени Шкалы разности, выходы аналоговых ключей ocHOEsHbro и дополнительного преобразователей код-напр жение поразр дно объ единены между собой и подключены к . соответствующим узлам общей сетки резисторов основного преобразовател йоцнапр жёние . . На фиг. 1 приведена структурна элек трическа схема аналого-цифрового преобразовател ; на фиг. 2 - структурна электрическа схема выполнени двух преобразователей код-напр жение; на фиг. 3 - временные диаграммы работы устройства. Аналого-цифровой преобразователь содержит усилитель 1 разности, содержащий несколько каскадов, набор синхронных порогбвых элементов 2 (рл оценки модул разности измер емого и уравновешивающего напр жений), синхронное пороговое устройство 3 (дл оценки знака разности напр жений), логический блок 4 асинхронного типа, устройство 5 управлени , сумматор б, регистр 7 вы ходного кода, основной преобразователь 8 код-напр жение, логический блок 9 асинхронного типа, преобразователь 10 код-напр жение, аналоговый сумматор 11, Преобразователи 8 и 10 содержат соответственно ключи 8, 1, источник 8.2 опорного тока, резистор 8.3, ключи 10.1, источники 10.2 опорного тока, аналоговый ключ 12 пол рности,опорный источник 13 тока пол рности, источник 14 посто нного смещени шкалы разности. В исходном состо нии {до подключени напр жени и(t) ко входу прибора) в регистрах нулевой код. Длительность каждого такта равна fe-j + t Р условии t;,)-t2 ) в момент 1 (фиг. 3) происходит оценка величины и знака разности Л. , т.е. получение кода .Код по команде с устройства 5 управлени подаетс с выходов сишсронных пороговых элементов на входы логического блока 9, а также с выходов синхронных пороговых элементов 2 через логический блок 4 на входы сумматора 6. За врем t происходит , установление на выходе преобразовател 10, компенсирующего напр жени , пропорционального коду N . Так как за врем Ь иа выходе основного преобразовател 8 напр жение отсутствует (),то на вход усилител разности с выхода аналогового сумматора 11 подаетс Оц - U, . За то же врем протекают цифровые операции в сумматоре 6,суммирование кода регистра 7 с кодомК(в данном случае код регистра 7 нулевой). К концу интервала bj на выходе сумматора 6 имеетс код, вл ющийс результатом измерени . В следующем такте в момент 3 происходит оценка разности 2. п репись кода в регистр 7 и одновременна выдача кода N 2. на входы преобразовател 10 через логический блок 9 и на входы сумматора 6 через логический .блок За врем Ь; происходит установление компенсирующего напр жени U(, пропорционального коду Н (кса. N содержитс в регистре 7) на выходе преобразовател 8 () и компенсирую .щего напр жени ; пропорционарьнргокоду Кд - исумме Uj 4 ика UJi на выходе аналогового сумматора 11. За промежуток времени t3 в сумматоре б происходит суммирование кодов Ь1д и Мд2, К моменту 5 на выходе сум магора 6 имеетс код, вл ющийс результатом измерени . В следующих тактах операции аналогичны . В момент 5 осуществл етс оцен|са разности 0 - U , а затем в течение интервала -Ь осуществл етс оановр менное формирование напр жений на выходах обоих преобразователей 9, 10 и суммирование кодов результатов; предыду щего и текущего тактов в сумматоре 6. Преобразователь 10 вьфабатывает напр жение обеих пол рностей. В обычном исполнении такой преобразователь содержит равное число источников обеих пол рностей, причем, в зависимости от знака разности , логический блок 9 включает или отключает отрицательные или положительные источники тока. При обычном исполнении преобразователь напр жение-код содержит источники токов и ключи на транзисторах с различным типом проводимости и удвоенное чис ло элементов, Упрфщение схемы достигаетс за счет введени источника 14 положительной пол рности посто нного тока, который смещает выходное напр жение на значение , равное пределу преобразовател ; 10 Кроме того, введен опорный источник 13 отрицательного тока по значению равный источнику 14, причем первый подключает с аналоговым ключом 12 к выходу преобразовател 8. Когда замкнут аналоговыйключ 12, токи источников 13 и 14 взаимно скомпенсированы , смещени шкалы нет, а с выхода преобразовател 10 выдаетс отрицательное, напр жение, соответствующее пр мому коду N (с выходов синхронных пороговых элементов,вход щих в состав синхронного порогового устройства 3 через логический блок 9). Если же требуетс получить на вь:ходе преоб .разовател 10 положительное напр жение аналоговый ключ 12 размыкаетс ,, шкал смещаетс источником 14, и на выходе преобразовател 10 вырабатываетс отрицательное напр жение, пропорциональное инверсному коду N . Положительное напр жение, соответствующее пр мому коду М , получаетс как сумма положительного напр жени , образуемого источником 14, и отрицательного напр жени преобразовател 10, срответствук щего инверсному коду . За счет этого удаетс почти в 2 раза сократить число источников тока, анало овых ключей, причем оставшиес ключи и источники одинаковы по схемному ис .полнению, исключить сетку резисторов Преобразовател 10 и повысить быстродейстьие . изобретени О р м у Л а 1,Аналого-цифровой преобразователь, Содержащий усилитель разности, выходы которого подключены ко входам набора синхронных пороговых элембйтов, выход последнего каскада усилител разности подключен ко входу синхронного порогового устройства, выходы которого подключены Кшинам сложени и вычитани сумматора, выходы набора синхронных пороговых элементов черезлогический блок подключены к информационным входам сумматора, выходы сумматора через регистр выходного кода соединены со входами основного преобразовател коднапр жение , а выход последнего соединен со входом усилител разности, устройство управлени соединено с синхронизируемыми входами набора пороговых элементов и синхронного порогового устройства , со стробируемым входом регистра выходного кода и с управл Ю1цим входом сумматора, о т л и ч а ю щ и йс . тем, что, с целью повыше1ш быстродействи , введены дополнительный преобразователь код-напр жение, дополнительный логический блок, аналоговый сумматор , причем выходы набора сийхронных пороговых элементов, а также выходы синхронного порогового устройства coeimneны соответственно с информационными входами и знаковык И входами дополнительного логического б;|ока, выходы которого соединены со входами дополнительного преобразовател код-напр жени , причём выход последнего соединен с первым входом аналогового сумматора, до второму входу которого подключен выход основного преобразовател код-напр хсение а выход аналогового сумматора подключен ко входу усилител разности. 2.Аналого-цифровой преобразователь по п. 1, отличающийс , тем, что, с целью повьпиени наде)Лности устройства , введены аналоговый ключ пол рности , опорный ИСТОЧЩ1К тока пол рности источник посто нного смешени , шкалы разности по Значению равного, а по знаку противоположного току опорного источника, причем к выходу сетки рей1сторов основного, преобразовател коднапр жение подключен аналоговый ключ This invention relates to a visual technique. A analog-to-digital converter is known, which contains a difference amplifier, whose output is through a set of threshold elements (including a threshold device, in a sign), a memory register of a state of threshold elements, a device for selecting the oldest of triggered threshold elements, a reversible counter-adder It is connected to the input of a code-voltage converter, the output of which is connected to one short-circuit of the inputs of the difference amplifier l. However, the device has a low speed. The analog-to-digital converter containing the difference amplifier, whose outputs are connected to the inputs of a set of threshold elements, is known, the output of the last stage of the difference amplifier is connected to the input of the threshold sign device and through the first logic unit and the register the difference elements are connected:. respectively, to the inputs of the adder and its addition and subtraction buses, the outputs of the adder are connected via the second logic block and register to the inputs of the code-voltage converter, and the output of the latter is connected to the input of the difference amplifier. The control unit is connected to the inputs of the logic blocks via the installation buses, and through the reset buses to the registers and the adder 2. However, the device has a low fast response. The purpose of the invention is to increase the speed as well as to increase the reliability of the device. This goal is achieved by the fact that an analog-to-digital converter containing a difference amplifier, a set of synchronous threshold elements, a synchronous threshold sign device logic unit, an adder, a gated output code register, a main current converter code-voltage, a control device, an additional code converter is entered - for example, an additional logic block, an analog summator, with the outputs of a set of synchronous threshold elements, as well as the outputs of a synchronous threshold device connecting There are correspondingly with information inputs and sign inputs of an additional logic unit, the outputs of which are connected by the fco inputs of the additional code-voltage converter, the output of the latter is connected to the first input of the analog adder, the second input of which is connected to the output of the main code-voltage converter, and the analog output of the analog adder is connected to the input of the amplification of the difference, while the analog polarity key, the reference source are entered into the analog digital converter to increase the accuracy. IR field current p-f, source of constant displacement of the difference scale by the value of equal, and by the sign opposite to the current of the reference source, and to the output of the grid of resistors of the main converter, the code-voltage is equivalent to the analog key of the polarity, the digital input of which is connected to the output synchronous threshold device, analog input of the analog switch is connected to the output of the reference current source polarity, to the resistor grid of the main current converter, the code-voltage is connected. displacement The difference scales, the outputs of the analog switches ocHOEsHbro and the additional code-voltage or bit converters are interconnected and connected to. the corresponding nodes of the common grid of resistors of the main converter. . FIG. 1 shows a structural electrical circuit of an analog-to-digital converter; in fig. 2 shows a structural electrical circuit for performing two code-voltage converters; in fig. 3 - timing charts of the device. The analog-to-digital converter contains a difference amplifier 1 containing several stages, a set of synchronous threshold elements 2 (for estimating the difference module between measured and balancing voltages), a synchronous threshold device 3 (for estimating the sign of voltage difference), asynchronous logic unit 4, control device 5, adder b, output code register 7, main code-voltage converter 8, asynchronous type logic unit 9, code-voltage converter 10, analog adder 11, Converters 8 and 10 co erzhat keys 8, respectively, 1, a reference current source 8.2, 8.3 resistor, the keys 10.1, 10.2 of the reference current sources, the analog switch 12, the polarity, the reference current source 13, the polarity of source 14 constant bias difference scale. In the initial state {before connecting the voltage and (t) to the input of the device) in the registers a zero code. The duration of each clock cycle is equal to fe − j + t P, under condition t;,) - t2) at time 1 (Fig. 3), the magnitude and sign of the difference L. receiving the code. The code from the control device 5 is supplied from the outputs of the threshold threshold elements to the inputs of logic block 9, as well as from the outputs of synchronous threshold elements 2 via logic block 4 to the inputs of the adder 6. During time t, the output of the converter 10 is set, voltage compensation proportional to code N. Since the voltage of the main converter 8 is absent () during the output of the main converter 8, Oc - U, is supplied to the input of the difference amplifier from the output of the analog adder 11. At the same time, digital operations occur in the adder 6, the summation of the register code 7 with the code K (in this case, the code of the register 7 is zero). By the end of the interval bj, at the output of the adder 6 there is a code that is the result of the measurement. In the next cycle at time 3, the difference 2 is evaluated. Record the code in register 7 and simultaneously issue code N 2. to the inputs of converter 10 through logic block 9 and to inputs of adder 6 through logical block During time b; a compensating voltage U is established (proportional to the H code (xa.N is contained in register 7) at the output of the converter 8 () and compensates for the applied voltage; proportional to the code Cd - the sum of Uj 4 and UJi at the output of the analog adder 11. Over a period of time t3 in the adder b the summation of the codes b1d and md2 occurs, there is a code that is the result of the measurement at the output of the sum of the magorian number 6. The next steps of the operation are similar. At the moment 5, the estimates of the difference s 0 - U are evaluated, and then interval-b is performed Formally forming voltages at the outputs of both converters 9, 10 and summing up the result codes; the previous and current cycles in the adder 6. The converter 10 compresses the voltage of both polarities. In a typical version, such a converter contains an equal number of sources of both polarities, and Depending on the sign of the difference, logic block 9 enables or disables negative or positive current sources. In a typical design, the voltage-to-voltage converter contains current sources and switches on transistors with different types of conductivity and double the number of elements. Circuit control is achieved by introducing a positive polarity source 14 which shifts the output voltage to a value equal to the limit converter; 10 In addition, the reference source 13 of the negative current is introduced equal to the source 14, the first connecting with the analog switch 12 to the output of the converter 8. When the analog switch 12 is closed, the currents of the sources 13 and 14 are mutually compensated, there is no scale offset, and from the output of the converter 10 a negative voltage is output, corresponding to the direct code N (from the outputs of the synchronous threshold elements included in the synchronous threshold device 3 via logic block 9). If, on the other hand, during the conversion of converter 10, the positive voltage of the analog switch 12 is disconnected, the scales are shifted by the source 14, and a negative voltage proportional to the inverse code N is generated at the output of the converter 10. The positive voltage corresponding to the direct code M is obtained as the sum of the positive voltage generated by the source 14 and the negative voltage of the converter 10 corresponding to the inverse code. Due to this, it is possible to reduce the number of current sources and analog switches by almost 2 times, while the remaining keys and sources are the same in terms of circuit performance, eliminate the grid of the Resistors 10 resistors and improve the speed of operation. Invention O prym 1, Analog-to-Digital Converter Containing a Difference Amplifier, the Outputs of which are Connected to the Inputs of a Set of Synchronous Threshold Elements; a set of synchronous threshold elements through a logical unit connected to the information inputs of the adder, the outputs of the adder through the output code register are connected to the inputs of the main converter l the voltage code, and the output of the latter is connected to the input of the difference amplifier, the control device is connected to the synchronized inputs of a set of threshold elements and a synchronous threshold device, to the gated input of the output code register and to the control of the input of the adder, which is . by the fact that, in order to improve the speed, an additional code-voltage converter, an additional logic block, an analog adder were introduced, with the outputs of a set of synchronous threshold elements, as well as the outputs of a synchronous threshold device being coeimi- nated respectively with information inputs and sign A with the inputs of an additional logical b; | eye, the outputs of which are connected to the inputs of the additional converter code-voltage, with the output of the latter connected to the first input of the analog adder, to the second input which is connected to the output transducer main code Hssen-voltage and the analog adder output connected to an input of the difference amplifier. 2. The analog-digital converter according to claim 1, characterized in that, for the purpose of turning the device, an analog polarity key, a reference source of polarity current, a constant mixing source, a difference scale by the Value of equal, and a sign opposite to the current of the reference source, and an analog switch is connected to the output of the main strap of the main, converter code, voltage
пол рности, цифровой вход . которого соединен с выходом синхронжло порогового устройства, аналоговый вход 1глюча подключен к выходу опорного источника тока пол5фности, к сетке резисторов основного преобразовател код-напр жение подсоединен своим выхогюм источник: посто нного смешени шкалы разности выходы аналоговых ключей основного и дополнительного преобразователей код-напр жение п азр дно объединены между собой и подключены к соответствующимpolarity, digital input. which is connected to the output by a synchronous threshold device, an analog input 1 of the switch is connected to the output of a reference current source, a code-voltage source resistor is connected to its output source: a constant mixing of the difference scale, analog-key outputs of the main and additional code-voltage converters the mains is connected and connected to the corresponding
узлам общей сетки резисторов основного преобразовател код-напр жение.nodes of the common grid of resistors of the main code-voltage converter.
КЬточники информации, прин тые во внимание при экспертизеInformation sources taken into account during the examination
1.Шл ндбн В. М, Устройство быстродействующего аналого-цифрового преобразовател на интегральных схемах. Приборы и системы управлени . К 5, 1972.1. Shl ndbn V. M, the Device of high-speed analog-digital converter on integrated circuits. Instruments and control systems. By 5, 1972.
2.Преобразователь напр жени в код. Экспресс-информаци . Вычислительна техника , N 43, 1964 (прототип).2. Voltage converter to code. Express information. Computing technology, N 43, 1964 (prototype).
ГR
lO «lO "
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782575294A SU739733A1 (en) | 1978-02-06 | 1978-02-06 | Analog-digital converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782575294A SU739733A1 (en) | 1978-02-06 | 1978-02-06 | Analog-digital converter |
Publications (1)
Publication Number | Publication Date |
---|---|
SU739733A1 true SU739733A1 (en) | 1980-06-05 |
Family
ID=20746940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782575294A SU739733A1 (en) | 1978-02-06 | 1978-02-06 | Analog-digital converter |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU739733A1 (en) |
-
1978
- 1978-02-06 SU SU782575294A patent/SU739733A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU739733A1 (en) | Analog-digital converter | |
ES8605926A1 (en) | Direct current differential amplifier arrangement, especially for the measurement of slowly varying weak voltages. | |
SU1259968A3 (en) | Digital-to-analog converter | |
SU858207A1 (en) | Reversible analogue-digital converter | |
RU2060586C1 (en) | Voltage-to-time-space changer | |
SU1709257A1 (en) | Digital meter of magnetic induction | |
SU1472831A1 (en) | Digital single-chain infra-low-frequency phase meter | |
SU1667055A1 (en) | Device for modulo m multiplication | |
SU708346A1 (en) | Multifunctional module | |
SU468590A1 (en) | Beam position transformer | |
SU1499351A1 (en) | Device for checking operability of computer units | |
SU1675810A1 (en) | Digital magnetic induction meter | |
SU1275483A1 (en) | Analog-digital integration device | |
SU559257A1 (en) | Functional converter of the angle of rotation of the shaft into the code | |
SU600728A1 (en) | Analogue-digital converter | |
SU677093A1 (en) | Signal delay time- to-dc voltage converter | |
SU1557681A1 (en) | Modular code converter | |
SU1619319A1 (en) | Device for determining absolute value of difference of two voltages | |
SU1451690A1 (en) | Modulo-m adding and subtracting device | |
SU1330453A1 (en) | Digital strain-measuring device | |
SU1388954A1 (en) | Analog device for fetching and stroring information | |
SU947874A1 (en) | Logarithmic a-d converter | |
SU1597809A2 (en) | Digital meter of magnetic induction | |
SU1089573A1 (en) | Device for executing direct and inverse conversion of numbers from residual glass system code to binary code | |
SU752339A1 (en) | Reversible binary counter with checking |