SU731452A1

SU731452A1 - Устройство дл сжати информации

Info

Publication number: SU731452A1
Application number: SU782602383A
Authority: SU
Inventors: Юрий Архипович Галяс; Александр Константинович Флоров; Виктор Петрович Цыганок
Priority date: 1978-04-10
Filing date: 1978-04-10
Publication date: 1980-04-30

Description

Цель изобретени - сокращение избыточности информации..

Поставленна цель достигаетс тем, что в 5стройство, содержащее коммутатор, выход которого подключен к входу аналогоцифрового преобраговател , лервый выход которого соединен с первым входом буферного регистра, второй выход - с первым входом первого блока сравнени , выход которого .св зан с цервым входом блока синхронизации , первый выход блока синхронизации- соединен с вторым входом буферного регистра, второй выход - с управл ющим входом коммутатора, вторым входом первого блока сравнени и первым входом блока буферной пам ти, третий выход аналого-цифрового преобразовател соединен с вторым входом блока буферной пам ти, введены сумматор, второй блок сравнени и ,блок посто нной пам ти, выход которого соединен с первым входом сумматора. Третий выход аналого-цифрового преобразовател соединен € вторым входом сумматора, выход которого св зан с третьим входом первого блока сравнени , второй выход блока синхронизации - с третьим входом сумматора и первым входом второго блока сравнени , первый выход которого соединен с четвертым входом сумматора, второй выход - с вторым входом блока синхронизации . Выход буферного регистра подключен к второму входу, а третий выход аналого-цифрового преобразовател - к третьему входу второго блока сравнени .

На чертеже представлена блок-схема устройства.

Она содержит коммутатор /, аналогоцифровой преобразователь 2, блок 3 буферной пам ти, буферный регистр 4, блоки сравнени : первый 5 и второй 6, блок 7 синхронизации , сумматор 8, блок 9 посто нной пам ти.

Устройство работает следующим образом .

. В блок 9 посто нной пам ти до начала о:бработки сообщени занос т значение посто нного приращени

б Ibi .Д/,

где |6| - коэффициент, .численно равный среднему значению модул первой производной обрабатываемого процесса; At - интервал дискретизащии обра/батыбаемаго процесса.

Коэффициент b определ етс исход из априорных сведений об исследуемом процессе . По сигналу из блока 7 синхронизации обрабатываемый сигнал через коммутатор / постулает «а вход аналого-цифрового преобразовател 2, где преобразуетс в цифровую форму. Полученный код поступает на входы блока 3 буферной пам ти буферного регистра 4, блока 5 сравнени сумматора 8 и блока (5 сравнени . На другой вход блока 6 сравнени из запоминающего блока поступает значение процесса, соответствующее предыдущему моменту времени. По сигналу из блока 7 синхронизации , сравнива поступивщие на его входы значени inponecca, блок 6 сравнени определ ет знак первой производной на данном интервале дискретизации.

После определени знака первой производной по сигналу из блока 7 синхронизации код с аналого-цифрового преобразовател 2 переписываетс в буферный регистр 4. Знак первой производной поступает на управл ющий вход сумматора 8. Предположим , что на предыдущем интервале дискретизации перва производна , обрабатываемого процесса была положительной. Тогда, если перва производна ароцесса на данном . интервале дискретизации имеет положительный знак, то по сигналу из блока 7 синхронизации содержимое блока 9 посто нной пам ти прибавл етс к значению процесса, предсказанному в предыдущий момент времени и хран щемус в сумматоре 8. Таким образом, в сумматоре 8 образуетс предсказанное значение процесса, соответствующее насто щему моменту времени .

Это предсказанное значение поступает на вход блока 5 сравнени и по сигналу с блока 7 синхронизации сравниваетс с истинным значением процесса .в насто щий момент времени. Когда эти значени равны или отличаютс на величину, меньшую дЬпустимой абсолютной потрещности, то на выходе блока 5 сравнени вырабатываетс сигнал «О и он через блок оинхронизацин не разрещает блоку 3 буферной пам ти принимать данное значение процесса. Есл же сравниваемые значени отличаютс на величину, больщую допустимой абсолютной погрещности, то на выходе блока 5 сравнени вырабатываетс сигнал «1, который через блок 7 синхронизации разрещает блоку 3 буферной пам ти запомнить значение процесса в данный момент времени. По этому же сигналу рассматриваемое значение процесса с выхода аналого-цифрового преобразовател 2 переписываетс в сумматор 8 и дальнейщее предсказапие значений процесса будет происходить относительно этого значени .

Если же перва производна процесса на данном интервале дискретизации имеет отрицательный знак, то блок 6 сравнени вырабатывает сигнал об изменении знака первой производной. Этот сигнал через блок 7 синхронизации разрещает блоку 3 буферной пам ти запомнить рассматриваемое значение процесса. По этому же сигналу данное значение процесса переписываетс ИЗ аналого-цифров&го преобразовател 2 в сумматор 8. После этого блок 7 синхронизации не выдает разрешающих сигналов на выполнение последующих операций

Claims

Формула изобретения

Устройство для сжатия информации, содержащее коммутатор, выход которого подключен к первому входу аналого-цифрового преобразователя, первый выход которого соединен с первым входом буферного регистра, второй выход — с первым входом первого блока сравнения, выход которого соединен с первым входом блока синхронизации, первый выход блока синхронизации соединен с вторым входом буферного регистра, второй выход — с управляющим входом коммутатора, вторым входом первого блока сравнения и первым входом блока буферной памяти, третий выход аналогоцифрового преобразователя соединен с вторым входом блока буферной памяти, отличающееся тем, что, с целью сокра⁵ щепия избыточности информации, в устройство введены сумматор, второй блок сравнения и блок постоянной памяти, выход которого соединен с первым входом сумматора, третий выход аналого-цифрового преобра¹⁰ зователя соединен с вторым входом сумматора. выход которого соединен с третьим входом первого блока сравнения, второй выход блока синхронизации соединен с третьим входом сумматора и первым в.хо15 дом второго блока сравнения, первый выход которого соединен с четвертым входом сумматора, второй выход — с вторым входом блока синхронизации, выход буферного регистра соединен с вторым входом, а тре20 тий выход аналого-цифрового преобразователя с третьим входом второго блока сравнения.