SU721816A1 - Priory device - Google Patents

Description

Изобретение относитс  к области вычислительной техники и может быть использовано в системах обслуживани  за вок разных категорий срочности одним обслуживающим прибором (вычислительной машиной).The invention relates to the field of computer technology and can be used in service systems for applications of different categories of urgency with one serving device (computer).

Известно приоритетное устройство 1, которое осуществл ет выбор из поступающих в систему за вок высшего приоритета и их первоочередное обслуживание. В этом устройстве в момент прихода за вки с высшим приоритетом сто ща  на обслуживании за вка отключаетс  из работы и становитс  в режим ожидани . Это требует дополнительной пам ти дл  запоминани  состо ни  за вки и усложнени  управлени  обслуживанием за вки.Priority device 1 is known, which selects the highest priority from incoming applications into the system and their priority service. In this device, at the time of receipt of the application with the highest priority, service costs for the application are disconnected from work and become on standby. This requires additional memory for storing the state of the application and complicating the management of the service application.

Наиболее близким по технической сущности к предлагаемому  вл етс  устройство приоритета 2, содержащее щины, по которым поступают сигналы за вок, шину общего сброса, триггеры входного запоминающего N-разр дного регистра схемы И триггеры выходного запоминающего N разр дного регистра выходную щину схему ИЛИ, щины, по которым поступают сигналы приоритета , шины, по которым из устройства управлени  поступают сигналы сброса. В таКОМ устройстве при наличии выходного запоминающего регистра обслуживание за вки с высшим приоритетом происходит только после завершени  сто щей на обслуживании в данный момент за вки.The closest in technical essence to the present invention is a priority device 2, which contains the zones for which the application signals are received, a common reset bus, triggers of the input N-bit memory register and triggers of the output N-bit register output circuit OR circuit. on which priority signals are received, buses on which reset signals are received from the control device. In such a device, in the presence of an output memory register, service of the application with the highest priority occurs only after completion of the application currently being serviced.

Наличие триггерного выходного .f-paзр дного регистра снижает быстродействие, требует дополнительных цепей управлени  выходными триггерами и повышает стоимость устройства.The presence of the trigger output .f-Parallel register reduces speed, requires additional control circuits of the output triggers and increases the cost of the device.

Цель изобретени  - повышение быстродействи  и сокращение оборудовани .The purpose of the invention is to increase speed and reduce equipment.

Поставленна  цель достигаетс  тем, что в устройство приоритета, содержащее входной триггерный N-разр дный регистр,единиЧ The goal is achieved by the fact that the priority device containing the input trigger N-bit register is one

Claims (2)

1.Авторское свидетельство СССР № 315111, кл. G 06 F 9/18, 1974.1. USSR Author's Certificate No. 315111, cl. G 06 F 9/18, 1974. 2.Авторское свидетельство СССР № 368603, кл. О 06 F 9/18, 1970.2. USSR author's certificate number 368603, cl. O 06 F 9/18, 1970.