SU714405A1 - Arrangement for solving algebraic simultaneous equations - Google Patents

Description

- .. . ... .: Изобретение относитс  к области вычисли|Тельной техники и может быть .применено в системах автоматического регулирование, управл ющее воздействие в которых определ ет с  путем решени  систем лин йнь1х алгебраич ес ких уравнений. Известно устройство дл  решени  алгебраических уравнений 1 , содержащее блоки ввода и вывода, управл ющие входы которых подключены к выходу блока управлени , комбинационные цифровые сумматоры по числу ; неизвестных, первые входы которых соединены с выходами блока ввода, матрицу комбинационных множительных блоков по числу коэффициентов уравнений, первые входы которых подключены к соответствующим вь1Ходам блока ввода,, выходы комбинационньрс множительных блоков каждой строки матрицы подключены к второму входу соответствующего комбинационного цифрового сумматора, блок генераторов случетных сигналов, блок ограничителей уровн  сигналов и блок вентилей. Наиболее близким техническим решением к изобретению  вл етс  устройство дл  решени  i систем алгебраических уравнений, содержащее блок многоразр дных сумматоров и матрицу умножени , выход которого подключен к одному входу блока многоразр дных сумМаторов 2. Недостатком известного устройства  вл етс  невысока  точность и узкий класс решаемых задач из-за возникновени  генерации в устройстве вследствии зацикливани  решени , вызванное несоответствием кодов входа и выхода рассматриваемого устройства в разомкнутом состо нии , что не позвол ет находить рещение поставленной задачи как некоторое установившеес  состо ние в устройстве при замьпсании обратной св зи. Рассмотрим простейший пример, подтверждающий то, что схема известного устройства не установитс  в устойчивое состо ние, соответствующее решению поставленной задачи, при замыкании обратной св зи. . Рассматривать будем на примере решени  на известном устройстве уравнени  первого пор дка при представлении информации п тью разр дами в симметричной троичной системе счислени  (1, О, 1), где 1 - обозначено значение - Г. Задано уравнение первого пор дка, предт ставленное в виДе, удобном дл  решени  его на известном устройстве:. , ,, , X bx-i-f,Н) где X - искомое неизвестное, b - посто нный Коэффициент f - посто нна  величина, соответствующа  правой части заданного уравнени . В соответствии с заданным уравнением (1) матрица умножени  осуществл ет умножение искомого неизвестного X на посто нный коэф (фициент Ь, выход матрицы умножени  соединен с входом многоразр дного сумматора, на второй вход которого подаётс  значение правой : части f, а выход многоразр дного сумматора соединен с входом матрицы умножени , образу при stOM обратную св зь в устройстве и по истечении времени переходного процесса в устрой стве на выходах многоразр дного сумматора должно установитьс  значение кода, соответствующее решению заданного уравнени  (1). Рассмотрим поведение устройства при разомк нутой обратной св зи, в точке, близкой к значениюрешени  исходного уравнени  (1) при следующих значени х коэффитдиента b и правой части f: b 0,01010; f 0,11111. При этом будем обозначать: Х| - Значение Кода на выходах многоразр дного сумматора, осуществл ющего суммирование значений Ьха и f, Х2 - значение кода, поступающего на вход матриЦы умножени , осзтцествл ющего умноже ние на посто нный коэффициент Ь. Пусть Ха 0,1Г001, тогда xj bx2 f 0,,lIOOT + 0,11 111 0,lToil. Подадим полученное на выходах многоразр д ного сумматора значение кода 0,li011 на вход матрицы умножени  и определим новое значениа кода на выходах многоразр дного сумМатораг л ; о,о оГо-о,1Т()11 + о,1ГпГ , , , . xi bxj + f 0,1100l.Таким образом, получим, что значение кода 0,11001, поданное на вход матрицы умножени  , вызывает на выходах многоразр дного су матора значение кода 0,1ТоГ1, которое, в свою очередь, будучи поданным на йход матрицы уШГо сени  вызовет на В ых6д;ах многоразр дно го сумматора первоначальное значение кода 0,1 Tool. Отсюда следует, что в известном устройстве устанавливаетс  несоответствие кодов входа и выхода схемы при разомкнутой обрат ной св зи и при замыкании обратной св зи рещение зацикливаетс  и схема генерирует, что не позвол ет найти установивщеес  значение к да соответствующее рещению заданного уравне ни  при рассмотренных исходных данных. Принципиально в такого рода схемах зацикливание рещени  может вызыватьс  и более длинной цепочкой несоответстви  кодов, когда вектор неизвестных x.j (при решении систем алгебраических уравнений) вызывает на выходах многоразр дных сумматоров значение вектора т. д., х. вызывает на сумматоров векгор х, а свою очередь, вызывает вектор Xi и процесс повтор етс . Цель изобретени  - повышение точности достигаетс  тем, что в известное устройство дл  решени  систем алгебраических уравнений дополнительно введены (п-1) канал, каждый из которых содержит блок многоразр дных сумматоров и матрицу умножени , выход которой подключен к одному входу блока многоразр дных сумматоров, другой вход блока многоразр дных сумматоров .всех каналов  вл етс  входом устройства, выход блока многоразр дных сумматоров предыдущего канала подключен ко входу матрицы умножени  последующего канала, выход блока многоразр дных сумматоров последнего канала соединен со входом матрицы умножени  первого канала, выходы блоков многоразр дных сумматоров всех каналов  вл ютс  выходами устройства. На чертеже. Представлена блок-схема устройства дл  решени  систем алгебраических уравнений . Устройство содержит вход 1 устройства, блок. 2 многоразр дных сумматоров, матрицу 3 умножени , выходы 4 устройства. Работу устройства проиллюстрируем на примере ,, рассмотренном выше. В соответствии с исходными данными рассматриваемого примера матрицы .3 умножени  состо т из одного комбинационного умножител , осуществл ющего умножение машинной переменной Xj на посто нный коэффициент b 0,010То и длина цепочки несоответстви  кодов равна 2, т. е. п 2. В этом случае схема устройства будет содержать два блока многоразр дных сумматоров и две 1у1атрицы умножени , кажда  из которых состоит из одного ко1и6Й1«ационного умножител . При заданных исходных данных устройство может нах:одитк  в одном из двух устойчивых состо ний:. XI 0,1ТООГ;Х2 0,1 Топ, или., X, 0,lToTl;xj 0,lTooT, . компоненты каждого из которьа  вл ютс  при приближеннь ми значени ми искомой переменной дл  рассмотреннь1Х ранее значений коэффициентов b и правой части f. Действительно, значегае переменной Х| 0,lT001, поступающее с выходом первого блока многоразр л1п.1Х сумматоров, будучи умножено на значение посто нного коэффициента b О.оТоТо и просуммировано с значенкем правой части f O.lTlir вызывает иа выходах второго блока многоразр дных сумматоров значение переменной xj О,ПOil, которое в свою очередь, будучи умножено на b OjOlOlO и просуммировано с f 0,11111 подтвердит значение xi - 0,ll00l. Аналогично можно описать и второе устойчивое состо ние устройства. (Благодар  введенным блокам и св з м между блоками повысилась точность устройства.  - .. ....: The invention relates to the field of computing | Telnoy technique and can be applied in systems of automatic regulation, the control effect in which is determined by solving systems of linear algebraic equations. A device is known for solving algebraic equations 1, comprising input and output units, the control inputs of which are connected to the output of the control unit, combinational digital adders by number; unknown, the first inputs of which are connected to the outputs of the input block, the matrix of combinational multiplying blocks according to the number of coefficients of the equations, the first inputs of which are connected to the corresponding blocks of the input block, the outputs of the combination multipliers of each row of the matrix are connected to the second input of the corresponding combinational digital adder signals, signal level limiter block and valve block. The closest technical solution to the invention is a device for solving i systems of algebraic equations containing a block of multi-digit adders and a multiplication matrix, the output of which is connected to one input of a block of multi-bit adders 2. A disadvantage of the known device is the low accuracy and narrow class of tasks - due to the occurrence of generation in the device due to the looping of the solution, caused by the mismatch of the input and output codes of the device in question in the open state, which is not It makes it possible to find the solution of the problem posed as a certain steady state in the device during feedback loops. Consider the simplest example confirming that the circuit of the known device is not established in a steady state, corresponding to the solution of the problem, when the feedback circuit is closed. . Let us consider the example of solving the first-order equation on a known device when presenting information in five bits in the symmetric ternary number system (1, O, 1), where 1 is the value - G. The first-order equation represented in type is given convenient to solve it on a known device :. , ,,, X bx-i-f, H) where X is the unknown unknown, b is a constant The coefficient f is a constant value corresponding to the right-hand side of a given equation. In accordance with the given equation (1), the multiplication matrix multiplies the unknown unknown X by a constant coefficient (factor L, the output of the multiplication matrix is connected to the input of a multi-digit adder, the second input of which is given the value of the right: part f, and the output of the multi-digit adder connected to the input of the multiplication matrix, forming a stOM feedback in the device and after the transient time in the device the output of the code of the multi-digit adder should be set to the code value corresponding to the solution given Let us consider the behavior of the device with open feedback, at a point close to the value of the solution of the original equation (1) with the following values of the coefficient b and the right side f: b 0.01010; f 0.11111. will be denoted by: X | - Code value at the outputs of a multi-bit adder, performing summation of the values Lx and f, X2 - the value of the code entering the input of the multiplication matrix, which multiplies by multiplying by a constant coefficient b. Let Xa 0,1G001, then xj bx2 f 0,, lIOOT + 0.11 111 0, lToil. Let's give the code value 0 obtained at the outputs of the multi-digit adder, li011 to the input of the multiplication matrix and define a new code value at the outputs of the multi-bit summator; oh oh oh oh, 1t () 11 + o, 1hpg,,,. xi bxj + f 0,1100l. Thus, we find that the code value 0.11001, fed to the input of the multiplication matrix, causes the code value 0.1ToG1 at the outputs of the multi-digit mattress, which, in turn, being fed to the matrix input The callout will call on Vyh6d; oh the multi-bit adder the initial value of the code 0.1 Tool. It follows that in a known device a mismatch between the input and output codes of the circuit is established when the feedback is open, and when the feedback is closed, the solution loops and the circuit generates, which does not allow to find the set value to the corresponding resolution of the given equation when considering the source data . In principle, in such schemes, the looping of a solution can be caused by a longer chain of mismatches when the vector of unknowns x.j (when solving systems of algebraic equations) causes the values of the vector, etc., x, at the outputs of multi-digit adders. causes the adders to turn on the x, and in turn, causes the vector Xi and the process is repeated. The purpose of the invention is to improve the accuracy by the fact that a (p-1) channel is added to a known device for solving systems of algebraic equations, each of which contains a block of multi-digit adders and a multiplication matrix, the output of which is connected to one input of a block of multi-digit adders, the other the input of the block of multi-digit adders. all channels is the input of the device, the output of the block of multi-digit adders of the previous channel is connected to the input of the multiplication matrix of the subsequent channel, the output of the block of multi-bits dnyh adders last channel connected to the input of the matrix multiplication of the first channel, the multi-block dnyh adders outputs of all channels are output devices. In the drawing. A block diagram of a device for solving systems of algebraic equations is presented. The device contains an input 1 device unit. 2 multi-digit adders, 3 multiplication matrix, 4 output devices. We illustrate the operation of the device using the example discussed above. In accordance with the initial data of the example matrix considered. 3 multiplication consists of one combinational multiplier, which multiplies the machine variable Xj by a constant coefficient b 0.010To and the length of the mismatch chain of codes is 2, i.e. p.2. In this case, the circuit The device will contain two blocks of multi-digit adders and two multiplications of multiplication matrix, each of which consists of one multiplication multiplier. Given the initial data, the device can find: audit in one of two stable states :. XI 0.1TOOG; X2 0.1 Top, or., X, 0, lToTl; xj 0, lTooT,. the components of each of which are with approximate values of the desired variable for the previously considered values of the coefficients b and the right side of f. Indeed, the variable X | 0, lT001, arriving with the output of the first block of multi-bit l1p.1X adders, being multiplied by the value of the constant coefficient b О.ОТТТо and summed with the value of the right side f O.lTlir causes the outputs of the second block of multi-digit adders value xj О, POil which, in turn, being multiplied by b OjOlOlO and summed with f 0.11111 will confirm the value of xi - 0, ll00l. Similarly, the second stable state of the device can be described. (Thanks to the introduced blocks and links between the blocks, the accuracy of the device increased.

.формула изобретени formula of invention

Устройство дл  решени  систем алгебраических уравнений, содержащее блок многоразр дных сумматоров и матрицу умножени , выход которой подключен к одному входу блока многоразр дных сумматоров, о т л и ч а ю щ е   тем, что, с целью повышени  точности работы, в устройство дополнительно введены (n-t) A device for solving systems of algebraic equations, containing a block of multi-digit adders and a multiplication matrix, the output of which is connected to one input of a block of multi-digit adders, specifically because, in order to improve the accuracy of work, the device is additionally entered (nt)

канал, каждый из которых содержит блок мцо- рис. 5.the channel, each of which contains a block five.

горазр дных сумматоров и матрицу умножени , выход которой подключен к одному входу i блока многоразр дных сумматоров, другой вход блока многоразр дных сумматоров всех каналов  вл етс  входом устройства, выход блока многоразр дных сумматоров предьщущего канала подключен ко входу матрицы умножени  последующего канала, выход блока многоразр дных сумматоров последнего канала соединен со входом матрицы умножени  первог канала, выходы блоков многоразр дных сумматоров всех каналов  вл ютс  выходами устройства . large adders and a multiplication matrix, the output of which is connected to one input i of the multi-digit adders block, another input of the multi-digit adders block of all channels is a device input, the output of the multi-digit adders of the previous channel is connected to the input of the next channel multiplication matrix, The total adders of the last channel are connected to the input of the multiply matrix of the first channel, the outputs of the multi-block blocks of all channels are the outputs of the device.

Источники информации, прин тые во внимание при экспертизеSources of information taken into account in the examination

1.Авторское свидетельство СССР N 482752, кл. G 06 F 15/32, 1974.1. USSR author's certificate N 482752, cl. G 06 F 15/32, 1974.

2.Пухов Г. Е. идр. Математическое моделировш/ие и теори  электрических цепей, вып. 11. К., Наукова Думка, 1973, стр. 3,2. Pukhov G. Ye. Idr. Mathematical modeling and theory of electrical circuits, vol. 11. K., Naukova Dumka, 1973, p. 3,

Claims (1)

Формула изобретенияClaim Устройство для решения систем алгебраических уравнений, содержащее блок многоразряд- ¹⁵ ных сумматоров и матрицу умножения, выход которой подключен к одному входу блока многоразрядных сумматоров, о т л и ч а ю щ е е“с я тем, что, с целью повышения точности работы, в устройство дополнительно введены (п-1) 20 канал, каждый из которых содержит блок мно горазрядных сумматоров и матрицу умножения, выход которой подключен к одному входу ί блока многоразрядных сумматоров, другой вход блока многоразрядных сумматоров всех каналов является входом устройства, выход блока многоразрядных сумматоров предыдущего канала подключен ко входу матрицы умножения последующего канала, выход блока многоразрядных сумматоров последнего канала соединен со входом матрицы умножения первого канала, выходы блоков многоразрядных сумматоров всех каналов являются выходами устройства. 'A device for solving systems of algebraic equations, containing a block of multi-bit adders ¹⁵ and a multiplication matrix, the output of which is connected to one input of a block of multi-bit adders, with the exception that, in order to improve the accuracy of work , (p-1) channel 20 is additionally introduced into the device, each of which contains a block of multi-bit adders and a multiplication matrix, the output of which is connected to one input ί of a block of multi-bit adders, the other input of a block of multi-bit adders of all channels is an input of a device The output of the multi-bit adders block of the previous channel is connected to the input of the multiplication matrix of the subsequent channel, the output of the multi-bit adders of the last channel is connected to the input of the multiplication matrix of the first channel, the outputs of the multi-bit adders of all channels are the device outputs. ''