SU693364A1 - Device for interfacing with main - Google Patents

Device for interfacing with main

Info

Publication number
SU693364A1
SU693364A1 SU772500198A SU2500198A SU693364A1 SU 693364 A1 SU693364 A1 SU 693364A1 SU 772500198 A SU772500198 A SU 772500198A SU 2500198 A SU2500198 A SU 2500198A SU 693364 A1 SU693364 A1 SU 693364A1
Authority
SU
USSR - Soviet Union
Prior art keywords
register
output
input
control
inputs
Prior art date
Application number
SU772500198A
Other languages
Russian (ru)
Inventor
Герман Арташесович Оганян
Эдуард Левонович Джанджулян
Юрий Борисович Зайцев
Original Assignee
Предприятие П/Я А-7390
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7390 filed Critical Предприятие П/Я А-7390
Priority to SU772500198A priority Critical patent/SU693364A1/en
Application granted granted Critical
Publication of SU693364A1 publication Critical patent/SU693364A1/en

Links

Landscapes

  • Multi Processors (AREA)

Description

(54) УСТРОЙСТВО СОПРЯЖЕНИЯ С МАГИСТРАЛЬЮ(54) DEVICE OF CONTRACT WITH THE HIGHWAY

Поставленна  цепь достигаетс  тем, что в негр введены коммутатор запросов пр мого доступа, шифратор сигнапор управлени  и дешифратор признаков формата , входы которого соединены ео вторыми выходами регистра счета слов к . регистра текущего адреса, а выход - с третьим управл ющим входом регистра данных, со вторым управл ющим входом регистра счета слов, с четвертым управл ющим входом регистра текущего адреса, со вторым выходом устройства и с етоШШ WMMyraTo s aпросрв пр мого доступа и ши атора сигнапов управлени , вторые входы коTojJbre соединень со вторым вькодом регистра состо ни , третий вход коммутатора запросов пр мого доступа соединен с третьим выходбм регистра счета слов и со вторым управл ющим входом регистра состо ни , четвертый вход - со вторым входом устройства, а выход - с третьим входом блока управлени  прерыванием , третий вход шифратора сигналов зтравлени  .соединен со вторым выходом блока управлени  «рерйеайием, а выход - со входом блока передачи.The delivered circuit is achieved by introducing a direct access request switch, a control signaling signal encoder and a format descriptor in the black, the inputs of which are connected to the second outputs of the word count register k. the current address register, and the output with the third control input of the data register, with the second control input of the word count register, with the fourth control input of the current address register, with the second output of the device and with WMMyraTo s direct access and signal width extension control, the second inputs of the ToJibre are connected to the second code of the state register, the third input of the direct access request switch is connected to the third output of the word count register and the second control input of the state register, the fourth input is connected to the second input units, and the output with the third input of the interrupt control unit, the third input of the entrainment signal encoder. is connected to the second output of the control unit, rerayeyem, and the output with the input of the transmission unit.

Такое решение позвол ет организовать обмен данными с переменной длиной сиова в режиме пр мого доступа, что уйрошает решение вопросов программной эмул ции и повышает пропускную способность магистрали при работе с форматом, кратным основному.Such a solution allows organizing data exchange with variable length in direct access mode, which improves the solution of software emulation issues and increases the throughput of the trunk when working with a multiple of the main one.

На чертеже представлена блок-гсхема устройства сопр жени  с магистралью. Устройство включает блок 1 управлени  прерыванием, блок 2 дёйЩк - вани  адресов регистров, (эегйстр 3 данных , регистр 4 состо ни , регистр 5 счета слов, регистр 6 текущего адреса, коммутатор 7 запросов пр мого доступа шифратор 8 сигналов управлени , дешифратор 9 признаков формата, блок 10 передачи, блок 11 приема.The drawing shows a block diagram of the interface with the highway. The device includes an interrupt control unit 1, a deactivation unit 2 - register addresses, (data speed 3, a status register 4, a word count register 5, a current address register 6, a direct access request switch 7, a control signal encoder 8, a decoder 9 format features , transmission unit 10, reception unit 11.

Устройст-йо со{ф жЬни  с одной стороны подключаетс  к местному устройству управ лени  12, которое осуществл ет управлё1аие внешним устройством 13 а с другой стороны по входам 14 и выходам 15 - к магйстрйли 16., &cphi i 17 и выходы 18 служат дл  передачи управл ющих сигналов между устройством сопр жени  и местным устройством управлени  12. Входы 19 служат дл  вбода данных в устройство с&пр жёни . Выходы 20 служат дл  вывода данных в местное устройство управлений.On one side, the device is connected to the local control unit 12, which controls the external device 13 and, on the other hand, via inputs 14 and outputs 15 to magistryli 16., & cphi i 17 and outputs 18 for transmitting control signals between the interface device and the local control device 12. Inputs 19 are used for inputting data to the device with & Outputs 20 serve to output data to a local control device.

693364693364

С mмощью данного изобретени  можно выполн ть преобразование форматов передаваемых информационных массивов, разгружа  при этом процессор, магистральWith the help of this invention, it is possible to transform the formats of transmitted information arrays, while unloading the processor, trunk

и значительно упроща  программирование при эмул ции. Размер передаваемого в магистраль 16 слова зависит от размера слова ОЗУ, с которым осуществл етс  обмен. . ..Чг.;;; and greatly simplifies emulation programming. The size of the word transmitted to line 16 depends on the size of the word RAM, with which the exchange is made. . .. chg. ;;;

Так при 36- азр дном слове предлагаемое устройство сопр жени  может обеспечить обмен данньгми следующими форкютами (в зависимости от требований эмул ции):So, with a 36-word word, the proposed device can provide data exchange with the following forks (depending on emulation requirements):

I. 32 информационных и 4 контрольных бита;I. 32 information and 4 control bits;

Я. 16 информационных и 2 контрольных бита; .I. 16 information and 2 control bits; .

Ш. 36 информационных бит.W. 36 informational bits.

° При передаче данных форматом I и / ffi информаци  перадаетс  в магистраль по 36 лини м в сопровождении сигналов на лини х управлени , соответствующих признаку слова. Передача форматомд/ производитс  при наличии специального признака в регистре 4. При этом контрольные биты используютс  как информационные .° When transmitting data in the I and / ffi format, the information is transmitted to the trunk via 36 lines accompanied by signals on the control lines corresponding to the word sign. The transfer of format / d is carried out in the presence of a special feature in register 4. In this case, the check bits are used as information.

Передача форматом Ц примен етс  в случае эмул ции работы с 18-разр дным ОЗУ. В этом режиме дл  передачи одного слова требуютс  два обращени  к ОЗУ, а следовательно, два цикла обращени  к магистрали. Если в процессе обмена заменить формат | форматом I , то врем  передачи в магистраль и врем  зан ти  ОЗУ дл  записи или чтени  того же ь ассйва данных сокращаетс  почтиThe transfer format C is used in the case of emulation of work with 18-bit RAM. In this mode, two calls to the RAM, and consequently, two cycles to the line, are required to transfer one word. If in the exchange process to replace the format | format I, the transfer time to the trunk and the RAM occupancy time for writing or reading the same data array is reduced by almost

на 50%.by 50%.

При этом основной массив передаетс  форматом I , а полуслово при наличии в на|Чале или в крице массива передаетс  форматом 5. Переход с одного формата 5 на другой обеспечиваетс  посредством блоков 7, 8, 9.In this case, the main array is transmitted by format I, and a half-word, if there is an array in the | Chale or in the crest, is transmitted by format 5. The transition from one format 5 to another is provided by blocks 7, 8, 9.

Изобретение обеспечивает передачу информации от ОЗУ через MiarticTpanb 0 на внешнее устройство - запись, а так- . Же От бйёшнёго устройства через магистраль к О ЗУ - чтение. 1, Запись.The invention provides for the transfer of information from the RAM through MiarticTpanb 0 to an external device - recording, as well. Same From the bootable device through the trunk to the O memory - reading. 1, Record.

Дл  организаций пр мого доступа в 5 регистры устройства сопр жени  Должна быть передана информаци  р количестве пе)редаваемых слов , начальный адрес обмена ОЗУ и управл юща  информаци . Загрузка эТоЙ информации в соответствующие регистры производитс  про цессором через магистрапь 16. При этом от магистрали 16 в устройство через блок tl в сопровождении сиг апа синхронизации поступают адреса ре гистров, данные , признак 3iariHCb/4Te- кие. Если поступивший адрес относитс  к регистрам данногхэ устройства, то определ етс  конкретный регистр, и в соответствии с признаком запись/чтение производитс  запись или чтение даншзпс. Дешифраци  адреса, а также здпись или чтение регистра производ т с  блоком 2. В регистр 5 заноситс  количество полуслов а дополнительном коде. В регистр 6 заноситс  начальный адрес ОЗУ с точностью до полуслова.For direct access organizations in the 5 registers of the device must be transmitted information on the number of transmitted words, the starting address of the exchange of RAM and control information. This information is loaded into the corresponding registers by the processor through the mainstation 16. At the same time, from the trunk 16 to the device through the tl block, accompanied by the synchronization signal, the addresses of registers, the data, the 3iariHCb / 4Tek sign. If the received address belongs to the data registers of the device, then a specific register is determined, and the write / read is written or read by a write / read sign. Address decoding, and the writing or reading of the register is performed with block 2. The number of half words in the additional code is entered into register 5. In register 6, the starting address of the RAM is entered with a half-word.

Если обмен предполагаетс  производить форматом I или О , то 1ю заполнении регистров 5 и 6 блок 9 вьлает признак слово/полуслово. После этого в регистр 4 заноситс  команда ( в данном случае - запись ), в результате чего блок 7 выдает сигнал запроса пр мого озступа.If the exchange is supposed to be in the I or O format, then the 1st filling of registers 5 and 6, block 9 will sign the word / half word. After that, a command (in this case, a record) is entered into register 4, as a result of which block 7 issues a request for direct access.

Возникновение ошибок в процессе обмена в устройстве сопр жени  или вн««нем устройстве фиксируетс  в регистре 4 что приводит к прерыванию основной программы процессора.The occurrence of errors in the exchange process in the interface device or on the external device is fixed in register 4, which leads to the interruption of the main processor program.

По окончании передачи массива данных регистр 5 вырабатывает сигнал, вызывающий прерывание, по которому процессор определ ет, что устройство закончило обмен и готово к передаче нового массива.Upon completion of the transmission of the data array, register 5 generates a signal causing an interrupt, according to which the processor determines that the device has completed the exchange and is ready to transmit the new array.

2. Чтение.2. Reading.

В этом режиме работа устройства сопр жени  мало отличаетс  от описанной выше.In this mode, the operation of the interface device differs little from that described above.

Различие состоит в следующем.The difference is as follows.

После загрузки начальной информации первый запрос пр мого доступа выдаетс  после записи в регистр 3 слова или полуслова информации от внешнего устройства . Передача данных в магистраль сопровождаетс  кодом запись в ОЗУ на лини х управлени .After loading the initial information, the first request of direct access is issued after writing to the register 3 words or half-words of information from an external device. Data transfer to the trunk is accompanied by a code entry in the RAM on the control lines.

Дл  организации обмена форматом 1П в регисТре 4 устанавливаетс  специальный признак этого формата. По этому признаку в регистре 3 и блоках 8, 12 обеспечиваютс  переключени , тюзвол юшие использовать контрольные разр ды в качестве информационных. В остальном работа аналогична обмену форматом 1.For organizing the exchange of 1P format in registTra 4, a special feature of this format is established. According to this feature, in register 3 and blocks 8, 12, switchings are provided, which are used by the control bits as informational. The rest of the work is similar to the exchange format 1.

Таким образом, применение предлагаемого устройства сопр жени  внешнихThus, the application of the proposed device interface external

ус рейсТВ с магистралью позвол ет обмен данными осуществл ть с такой же производительностью, что и при работе в режиме обмена с одинаковымиформатами передаваемых данньпс, т.е. Исключаетс  потер  производительности в режиме эмул ции и становитс  возкк)жвь1М использование устройства сопр жени  при обмене данными с переменным форматом. A cable with a trunk allows data exchange with the same performance as when working in the exchange mode with the same formats of transmitted data, i.e. Loss of performance in emulation mode is eliminated and the use of a device for exchanging data with a variable format becomes possible.

Claims (2)

Формула изобретени Invention Formula X.X. Устройство сопр жени  с магистралью, содержащее блок управлени  Щ)ериванием , первый вход которого соединен с первым выходом блока тфиема, а выход - с входом блока выдачи, регистр данных, регистр состо ни , регистр счета слов, регистр текущего адреса, первые информационные входы которых соединены со вторым выходом блока приема, первые выходы - с axtjha-An interface with a trunk containing a control unit (U), the first input of which is connected to the first output of the Tfiem block, and the output to the input of the output unit, the data register, the status register, the word count register, the current address register, the first information inputs connected to the second output of the receiving unit, the first outputs - from axtjha- м.а блока выдачи, а первые управл ющие входы - с выходом блока декодировани  адресов, вход которого соединен со вторым выходом блока приема, вторые информационные входы регистра данных иm.a output unit, and the first control inputs with the output of the address decoding unit, whose input is connected to the second output of the receiving unit, the second information inputs of the data register and регистра состо ни   вл ютсй первым и вторым входами устройства, соответственно , а вторые их выходы - первым и вторым выходами устройства, соответственно , третий выход регистра состо нй  соединен со вторым входом блока управлени  прерыванием, второй выход которого соедини со вто|  1ми управл ющими входами регас гра данных и регистра текущего адреса, а третий выход - с третьими управл юп ими входами регистра счета спов в регистра текущего адреса, о т л н ч а ю ш ее с   тем, что, с целью расщиреви  функциональных возможностей за счет обеспечени  обмена данными с различнымиstate registers are the first and second inputs of the device, respectively, and their second outputs are the first and second outputs of the device, respectively, the third output of the status register is connected to the second input of the interrupt control unit, the second output of which is connected to the second | 1 control inputs of the regas data and the current address register, and the third output is with the third control inputs with the inputs of the register of the spam account in the register of the current address, which means that, in order to extend the functionality of account providing data exchange with various форматами, в устройство введены коммУ- jTaiop запросов пр мого доступа, швфра / тор сигналов управлени  8 дешифратор при;знаков формата, входы иггорого сое-formats, a jTaiop request of direct access is entered into the device, a swffr / torus of control signals 8 a descrambler with; format characters, the inputs of an igorog динены со вторыми выходамв регистра счета слов и регистра текущего адреса, а выход - с третьим управл ющим одом регистра данны, со вторым управл ющим входом регистра счетаdinene with the second outputs of the word count register and the current address register, and the output with the third control register register data, with the second control input of the account register слов, с четвертым управЛ51К пим входом регистра текущего адреса, со вторым выходом устройства и с первыми входами коммутатора запросов пр мого доступа В шифратора сигналов t,v .© управлени , вторые входы котор |к дицены со вторым выходом регис1 рй состо ни , третий вход коммутатора аЁТКрйббв р ШтЧ) доступа соединен с третьим выходом регистра счета слов и со вторвым управл ющим входом регистра состо ни , четвертый вход со вторь М входом устройства, а выход - с третьим входом блока управпени  прерыванием , третий вход шифратора сиг- . .te±,-: iкifff, .. -3«,.gir. - «а.; и-.:ет г-т(Е1ач ауЯд5 1.ч 4/. :-.. /-/ й1|к)|-п|равпени  соелинен со вторым вьЬсодом блока управпени  прерыванием, а выход - со входом блока передачи. Источники Информации, 5 прин тые во внимание при экспертизе 1.Авторское свидетельство СССР № 525079, кл. G 06 F 3/04, 1975. words, with the fourth control of the current address register, with the second output of the device and with the first inputs of the direct access request switch In the control coder t, v. © control, the second inputs of which are registered with the second output of the registration status, the third input of the access switch AETKrybv r ptc) is connected to the third output of the word count register and the second control input of the status register, the fourth input to the second M input of the device, and the output to the third input of the interrupt control unit, the third input of the encoder signal. .te ±, -: iкifff, .. -3 ",. gir. - "but.; and -: em gt (E1a aUId5 1.h 4 /.: - .. / - / i1 | k) | -n | ravpeni is connected with the second bypass of the interrupt control unit, and the output is with the input of the transmission unit. Sources of Information, 5 taken into account in the examination 1. The author's certificate of the USSR No. 525079, cl. G 06 F 3/04, 1975. 2.Патент США № 3815099, 10 кп. США 340-172.5, 1975 (прототип).2. US patent number 3815099, 10 CP. USA 340-172.5, 1975 (prototype).
SU772500198A 1977-06-21 1977-06-21 Device for interfacing with main SU693364A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU772500198A SU693364A1 (en) 1977-06-21 1977-06-21 Device for interfacing with main

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU772500198A SU693364A1 (en) 1977-06-21 1977-06-21 Device for interfacing with main

Publications (1)

Publication Number Publication Date
SU693364A1 true SU693364A1 (en) 1979-10-25

Family

ID=20714953

Family Applications (1)

Application Number Title Priority Date Filing Date
SU772500198A SU693364A1 (en) 1977-06-21 1977-06-21 Device for interfacing with main

Country Status (1)

Country Link
SU (1) SU693364A1 (en)

Similar Documents

Publication Publication Date Title
US4041472A (en) Data processing internal communications system having plural time-shared intercommunication buses and inter-bus communication means
US4860244A (en) Buffer system for input/output portion of digital data processing system
US4156932A (en) Programmable communications controller
US4930065A (en) Automatic data channels for a computer system
US4412286A (en) Tightly coupled multiple instruction multiple data computer system
US4065810A (en) Data transfer system
JPS5810236A (en) Interface circuit
US5581741A (en) Programmable unit for controlling and interfacing of I/O busses of dissimilar data processing systems
US5896549A (en) System for selecting between internal and external DMA request where ASP generates internal request is determined by at least one bit position within configuration register
US3680054A (en) Input/output channel
US5265228A (en) Apparatus for transfer of data units between buses
US4604709A (en) Channel communicator
JP3703532B2 (en) Computer system with multiplexed address bus
SU693364A1 (en) Device for interfacing with main
US3688273A (en) Digital data communication system providing a recirculating poll of a plurality of remote terminal units
JP2589821B2 (en) Central processing unit of information processing system
JPS61217858A (en) Data transmitting device
SU690471A1 (en) Peripheral devices-electronic computer interface
SU1029175A2 (en) Selector channel
SU879580A1 (en) Multiplexer channel
JPS5835635A (en) Memory control circuit
SU562811A1 (en) Device for information exchange
SU809143A1 (en) Device for interfacing with computer system common line
SU1013939A1 (en) Device for interfacing computer to peripherals
SU1539787A1 (en) Multichannel processor-to-subscribers interface