Дл этого в регенератор многоканальной цифровой системы св зи, содержащий входной корректирующий усилитель, выход которого через искусственную линию подключен к входу согласующего усилител , выход которого через формирователь управл ющего сигнала подключен к другому входу искусственной линии, при этом выход согласующего усилител через блок восстановлени временных интервалов подключен к первому входу блока совпадени , выход которого подключен к входу порогового блока, введены сумматор, фильтр нижних частот, аттенюатор и блок вычитани , при этом йыход согласующего усилител через сумматор подключен к второму входу блока совпадени , вьгход порогового блока подключен к первому входу блока вычитани и к входу фильтра нижних частот, вьгход которого подключен к второму входу блока вычитани и через аттенюатор подключен к другому входу сумматора. На чертеже изображена структурна электрическа схема регенератора мног-оканальаой цифровой системы св зи. Он содержит входной корректирующий усилитель 1, искусственную линию 2, согласующий усилитель 3, формирователь 4 управл ющего сигнала, сут матор 5, блок 6 совпадени , блок 7 восстановлени временных интервалов, пороговый блок 8, блок 9 вычитани , аттенюатор 10 и фильтр 11 нижних частот (ФНЧ). Устройство работает следующим образом . Приход щие на вход регенератора импульсы псевдотроичного бипол рного сигнала с подавленной низкочастотной частью спектра сигнала усиливаютс до необходимой величины и корректируютс по форме без восстановлени подавленных частот входным корректирующим усилителем 1, искусственной линией 2, согласу ющим усилителем 3 и формирователем 4 управл ющего сигнала. Амплитуда сигнала на входе блока 7 восстановлени временных интервалов и на входе сумматора 5 мало за висит от изменени амплитуды и формы импульсов на входе регенератора. При отсутст вии или малой величине ошибок регенератор сигнал на выходе порогового блока 8 эквивалентен сигналу на входе сумматора 5, но содержит низкочастотные составл ющие спектра сигнала, подавленные во входном сигнале. Эти низкочастотные составл ющие выдел ютс ФНЧ 11 и через аттенюатор Ю подаютс на сумматор 5, где складатаютс с входным сигналом. При этом резко повышаетс помехоустойчивость регенератора. Сигнал с выхода порогового блока 8 подаетс также на блок 9 вычитани , на другой вход которого подаютс низкочастотные составл ющие этозро же сигнала с выхода ФНЧ 11 С выхода блока 9 вычитани поступает сигнал сПОдавленными низкочастотньгми составл ющими спектра цифрового сигнала. Использование изобретени позвол ет осуществить помехоустойчивую передачу цифрового многоканального сигнала по ча тотно-ограниченным в области нилуних час тот лини м и каналам св зи, осуществить овместную передачу цифровых многокаальных систем св зи и аналоговых ситем св зи с частотным делением. При существлении совместной передачи, сигнаов цифровых систем с временным делеием каналов и аналоговых систем с часотным делением каналов пропуска спообность линии св зи возрастает до 2 и олее раз. Так как затраты на линейно.«:аельные сооружени составл ют до 80% т стоимости сооружени линии св зи, то при совместной работе, например, по одним и тем же кабел м одновременно цифровых и частотнь1х систем св зи, серий- но выпускаемых промышленностью типа ИКМ-12О, К-60 КАМА , снижение расодов может достигать 30% и более. Формула изобретени Регенератор многоканальной цифровой системы св зи, содержащий входной jcop- ректирующий усилитель, выход которого через искусственную линию подалючен к входу согласующего усилител , выход ко, торого через формирователь управл ющего сигнала подключен к другому входу искусственной линии, при этом выход согласующего усилител через блок восстановлени временных интервалов подключен к первому входу блока совпадени , выход которого подключен к входу порогового блока, отличающийс тем, что, с целью повышени помехоустойчивости, введены сумматор, фильтр нижних частот, аттенюатор и блок вычитани , при этом выход согласующего усилител через сумматор подключен к второму входу блока совпадени , выход порогового блока подключен к первому входу блока вычитани и к входу фильтра нижних частот, выход которого подключен к второму входу блока вычитани и через аттенюатор подключен к другому входу сумматора. Источники информации, прин тые во внимание при экспертизе l.Iioii;is J И.: Q 6,5МБ/5 di ittxP tepeoi-ed ine JEEE JnteenQtionaE Conference on Communications , vot S, no4,l969; pp. 9-)6(npororu)ij.
f-
1