SU663123A1 - Discrete information receiver - Google Patents
Discrete information receiverInfo
- Publication number
- SU663123A1 SU663123A1 SU772548184A SU2548184A SU663123A1 SU 663123 A1 SU663123 A1 SU 663123A1 SU 772548184 A SU772548184 A SU 772548184A SU 2548184 A SU2548184 A SU 2548184A SU 663123 A1 SU663123 A1 SU 663123A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- discrete information
- counter
- analyzer
- information receiver
- Prior art date
Links
Landscapes
- Complex Calculations (AREA)
Description
(54) ПРИЕМНИК ДИСКРЕТНОЙ ИНФОРМАЦИИ(54) DISCRETE INFORMATION RECEIVER
1one
Изобретение относитс к электросв зи и может быть использовано в системах передачи дискретной информации.The invention relates to telecommunications and can be used in discrete information transmission systems.
Известен приемник дискретной информации , содержащий пороговый блок, выход которого подключен к первому входу счетчика , и последовательно соединенные анализатор конца фазовой посылки передачи, триггер и клапан, второй вход этого клапана соединен с первьгм входом анализатора ,конца фазовой посылки передачи 1.Known receiver of discrete information containing the threshold unit, the output of which is connected to the first input of the counter, and serially connected analyzer to the end of the transfer phase signal, trigger and valve, the second input of this valve is connected to the first input of the analyzer, to the end of the transmission phase signal 1.
Однако известное устройство обладает низкой скоростью обработки сигналов при приеме дискретной информации.However, the known device has a low signal processing speed when receiving discrete information.
Цель изобретени - сокращение времени приема дискретной информации.The purpose of the invention is to reduce the time of reception of discrete information.
Дл этого в приемник дискретной информации , содержащий пороговый блок, выход которого подключен к первому входу счетчика, и последовательно .соединенные анализатор конца фазовой посылки передачи , триггер и клапан, второй вход которого соединен с первым входом анализатора конца фазовой посылки передачи, введены анализатор уровн помех, блок прогноза уровн сигнала и последовательно соединенные дополнительный счетчик, регистр сдвига и сумматор, второй вход которого соединен со вторым входом триггера и выходом счетчика , к второму входу,этого счетчика подключен выход дополнительного счетчика, его вход соединен с входом регистра сдвига и выходом клапана, второй вход последнего соединен с входом анализатора уровн помех , его выход подключен к первому входу порогового блока, к второму входу которого подключен выход блока прогноза уровн сигнала.For this, a discrete information receiver containing a threshold unit, the output of which is connected to the first counter input, and a series connected analyzer of the transmission phase transfer trigger, a trigger and a valve, the second input of which is connected to the first input of the transmission phase transmission analyzer, is inserted , a signal level prediction block and an additional counter connected in series, a shift register and an adder, the second input of which is connected to the second trigger input and the counter output, to the second input , The output of this counter is connected an additional counter, its input connected to the input shift register and the outlet valve, the second input of the latter connected to the input noise level analyzer, its output is connected to the first input of the threshold unit, a second input of which is connected the output signal level prediction block.
На чертеже представлена структурна электрическа схема предлагаемого устройства .The drawing shows a structural electrical circuit of the proposed device.
Приемник дискретной информации содержит анализатор 1 конца фазовой посылки передачи, клапан 2, триггер 3, регистр сдвига 4, счетчик 5, сумматор 6, дополнительный счетчик 7, анализатор 8 уровн помех, блок 9 прогноза уровн сигнала и пороговый блок 10.The discrete information receiver contains analyzer 1 of the transmission phase transfer parcel 1, valve 2, trigger 3, shift register 4, counter 5, adder 6, additional counter 7, interference level analyzer 8, signal level prediction unit 9 and threshold unit 10.
Приемник работает следующим образом.The receiver works as follows.
Сигналы двоичной информации, состо щие из нескольких идентичных блоков с предварительным сигналом фазового пуска,Binary information signals consisting of several identical blocks with a preliminary phase-start signal,
поступают на анализатор 1 конца фазовой посылки передачи и клапан 2. передачи сигнала фазового пуска с анализатора 1 на триггер 3 поступает импульс, устанавливающий его в такое пол.ожение, при котором клапан 2 открываетс и пропускает следующую за сигналом фазового пуска двоичную информацию на регистр сдвига 4 и дополнительный счетчик 7. После записи первого блока двоичной информации в регистр сдвига 4 дополнительный счетчик 7выдает импульс на регистр сдвига 4 и на счетчик 5, при этом блочна информаци из регистра сдвига 4 поступает в сумматор 6, а в счетчик 5 записываетс единица.enter the analyzer 1 of the end of the transmission phase signal and the valve 2. transmitting the phase-start signal from analyzer 1 to the trigger 3, a pulse arrives that sets it to such a position where the valve 2 opens and passes the binary information following the phase-start signal to the shift register 4 and the additional counter 7. After the first block of binary information is recorded in the shift register 4, the additional counter 7 outputs a pulse to the shift register 4 and to the counter 5, while the block information from the shift register 4 goes to the sum Ator 6, and a unit is recorded in counter 5.
После записи следующего блока в ечетчик 5 записываетс двойка, а в сумматоре 6 происходит поразр дное сложение единиц и нулей. Количество циклов повтбрени устанавливаетс в счетчике 5 при помопхи порогового блока 10, куда поступают данные с анализатора уровн помех 8 и с блока 9 прогноза уровн сигнала.After writing the next block, deuce 5 is written to the detector 5, and in adder 6, a one-by-one addition of ones and zeros occurs. The number of repetition cycles is set in counter 5 with the help of threshold block 10, where the data from the noise level analyzer 8 and from block 9 of the signal level prediction is received.
Таким образом, в завис-имости от Прог-. нозируемого отнопюни сигнал/шум пороговый блок 10 определ ет требуемое дл обеспечени л,остоверности количество циклов повторе;пш, тем самым автоматически устанавливаетс минимально необходймое врем дл приема дискретной информации.Thus, depending on Prog-. The signal / noise threshold block 10 determines the number of repetition cycles required to ensure accuracy, and thus automatically sets the minimum necessary time to receive discrete information.
663123663123
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772548184A SU663123A1 (en) | 1977-11-25 | 1977-11-25 | Discrete information receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU772548184A SU663123A1 (en) | 1977-11-25 | 1977-11-25 | Discrete information receiver |
Publications (1)
Publication Number | Publication Date |
---|---|
SU663123A1 true SU663123A1 (en) | 1979-05-15 |
Family
ID=20735043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772548184A SU663123A1 (en) | 1977-11-25 | 1977-11-25 | Discrete information receiver |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU663123A1 (en) |
-
1977
- 1977-11-25 SU SU772548184A patent/SU663123A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4181967A (en) | Digital apparatus approximating multiplication of analog signal by sine wave signal and method | |
GB1177588A (en) | Data Communication System. | |
EP0434083A2 (en) | Data transfer system and method of transferring data | |
GB2111736A (en) | Radar or sonar system | |
SU663123A1 (en) | Discrete information receiver | |
GB1445773A (en) | Device for developing neutralizing signals for an echo suppressor | |
SU1062757A1 (en) | Device for transmitting and checking signals | |
SU902294A1 (en) | Device for shaping quasiternary sequence | |
SU1254396A1 (en) | Digital discriminator of phase-shift keyed signal | |
SU377759A1 (en) | DEVICE FOR COLLECTING INFORMATION FROM DISCRETE SENSORS | |
SU853819A1 (en) | Device for receiving multiposition complex signals | |
SU408323A1 (en) | DEVICE FOR ACCEPTANCE OF FREQUENCY MOTIONS | |
SU813810A1 (en) | Discrete signal transmitting device | |
SU491220A1 (en) | Device for separating recurrent sync signal | |
SU886034A1 (en) | Device for data receiving | |
SU513495A1 (en) | Data Channel Control Method | |
SU612275A1 (en) | Information receiver | |
SU1075424A1 (en) | Device for quality control of communication channel | |
SU1441402A1 (en) | Apparatus for majority selection of signals | |
SU1211740A1 (en) | Interface for linking using equipment with communication channel | |
SU1046961A1 (en) | Device for receiving opposite-polar binary signals | |
SU959286A2 (en) | Apparatus for detecting errors of bipolar signal | |
SU873451A1 (en) | Device for receiving discrete signals | |
SU690646A1 (en) | Device for transmitting and receiving discrete information | |
SU1084854A1 (en) | Device for receiving and processing noise-type signals |