SU663120A1 - "Устройство дл исправлени ошибок в системах передачи дискретной информации - Google Patents

Description

(54) УСТРОЙСТВО ДЛЯ ИСПРАВЛЕНИЯ ОШИБОК

В СИСТЕМАХ ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ подключен к другому входу блока сравнени  а анализатор выполнен в виде двух ключей выходы которых подключены к входам блока сравнени , при этом входйэтйхклТочёй Яв л ютс  соответственно входами анализатора управл ющие входы ключей, объединенные между собой, и управл ющий вход блока сравнени  - соответственно первым и вто рым управл ющими входами анализатора а выход блока сравнени  - выходом анализатора . На чертеже дана структурна  электрическа  схема предлагаемого устройства. Устройство содержит декодер 1, первый регистр пам ти 2, блок сравнени  3, второй регистр пам ти 4, элемент запрета 5, накопитель 6, ключ 7, регистр 8 блок:а, прин того с ошибкой, анализатор 9, регистр 10 правильно прин того блока, элемент И 11, элемент ИЛИ 12, регистр ошибок 3, блок элементов НЕ 14, блок элементов И 15 и элемент И 16. Анализатор 9 содержит ключ 17, блок сравнени  18 и ключ 19. Устройство работает следующим образом . -.- - - --,.-,.-----Прин тый очередной код о вьш блок после декодировани  itocfу па ётв первый регистр пам ти 2, откуда его информационные символы записываютс  в накопитель 6 приема, в котором хран тс  информационные комбинации .М ранее прин тые кодовых блоков , а проверочные подаютс  на блок сравнени  3, на второй вход которого из второго регистра пам ти 4 поступают символы комбинаций предыдущего блока, используемые в качестве эталона. После сравнени  сооб щени , вход щие в состав прин того блока, символы которых будут использоватьс  как эталон дл  последующего .кодового блока, записываютс  во второй регистр пам ти 4, и в случае правильного приема блока (совпадени  .сравниваемых символов) через элемент запрета 5, на-запрещающий вход кото . ,,., ,рого с выхода «ошибка блока сравнени  3 сйгна т не подаетс , поступает также в регистр 10 правильно прин того блокаГ Информационна  комбинаци , записанна  в накопитель 6 приема, будет выдана потребителю после приема последующих М кодовых блоков. При обнаружении ошибкой в прин том кодовом блоке, если количество подр д обнаруженных ошибок в предыдущих кодовых блоках не превышает числа М сообщений, вход щих в состав блока, производитс  сравнение одноименных сообщений декодированного и последнего правильно ггрйн того блока . В этом случае с выхода «ощиб.ка блока сравнени  3 снимаетс  сигнал, поступающий в регистр ошибок 13, элементзапрета 5, на торой вход элемента И 16 и на уп-; равл юЩий вход блока сравнени  18, по которому в регистр ошибок 13, содержащий

668120 s 5 М разр дов, записываетс  «1 и, следова: тельно, число единиц, записанных в регистр ошибок 13 становитс  равным количеству подр д обнаруженных ошибок в прин тых кодовых блоках; запрещаетс  запись через 9Jii6 MeHt запрета 5 декодированного с обнаруженной ошибкой блокав регистр 10 последнего правильно прин того блока, что обеспечивает сохранение в нем сообщений последнего блока, декодированного без обнаруженной ошибки; в регистр 8 блока с ощибкой записываютс  символы сообщений, вхоДйЩих в состав проверочной комбинации декодированного блока; в блоке сравнени  18 после записи информации в регистр 8 блока с. ошибкой происходит сравнение символов одноимёндых сообщений, записанных в регистр 10 последнего правильно прин того блока и регистр 8блока с ошибкой. . Выбор одноименных сообщений из указанных регистров 8 и 10 дл  подачи на блок сравнени  18 анализатора 9 осуществл етс  посредством ключей 17 и 19, управл емых с помощью регистра ошибок 13 и блока элементов НЕ 14. Допустим, что декодирован кодовый блок bi+2 при условии, что в канале искажен только Ui-1г 1 блок. При сравнении проверочной комбинации прин того кодового блока с эталоном, образованным из сообщений блока Ui+1, ошибка в нем обнаружитс  за искажени  эталона. В этом, случае fe регистр блока с ошибкой будут занесены символы проверочной комбинации бло-. ка Ui4-2, а в регистре ошибок 13, выходы М-1 разр дов которого, начина  со второго параллельно соединены с входами блока элементов НЕ 14 и блока элементов И 15 будет заййЪана комбинаци  1100. В регистре 10 последнего правильно прин того блока наход тс  соответствующие сообщени  блока Ui . Количество разр дов регистра ошибок 13, в которых записаны нули после декодировани  очередного кодового блока, опредеЛ ют .число одноименных сообщений, наход щихс  в регистрах 10, 8 правильно прин того блока и блока с ошибкой, которые необходимо выдать на блок сравнени  18. Сигналами, подаваемыми с выходов блока элементов НЕ 14 через ключи 17 и 19 на йлок сравнени  18 с регистров 8 и 10 блоKj с ощибкой и правильно прин того блока имволы одноименных сообщений выдаютс  а блок сравнени  18. -- ./ ., при совпадении сравниваемых символов то и. произойдет в данном случае, поскольу блок Ut+2 в канале не искажен, с.выода «верно блока сравнени  18 сигнал рез элемент ИЛИ 12 поступит на вторые ходы элементов И блока элементов И 15, а первые входы которых полаютс  сигнаы С выходов разр дов регистра ошибок 13, оличество разр дов, начина  со второго.

регистра ошибок 13, в которые записаны «1 определ ют количество предыдущих кодовых блоков, информационные сообщени  которых необходимо исправить. В рассматриваемом примере «Ь со второго разр да регистра ощибок 13 поступит на первый вход первого элемента И блока элементов И 15 сигнал, с выхода которого обеспечитс  запись через ключ 7 символов информациопного блока Ut + 1 из регистра 8 блока с ошибкой, в котором хран тс  сообщени , в данном случае не искаженного блока Ul -f 2, в накопитель 6 приема вместо наход щейс  там информационной комбинации кодового блока UL+ 1, таким образом происходит исправление искаженных информационных комбинаций . Сигналом с выхода «верно блока сравнени  18, поступающим на вход «сброс регистра ошибок 13, осуществл етс  стирание записанной в него комбинации.

Если число подр д обнаруженных ошибок в кодовых блоках равно М (в этом случае в регистре ошибок 13 записаны од ни «1), а последующий М + 1-ый блок декодирован без обнаруженной ошибкой, то за счет проверочной комбинации последне . го блока прин того с ошибкой, который в этом случае в канале не искажен, произойдет исправление информационных сообщений предыдущих М-1 кодовых блоков. При этом сигнал ошибка с выхода блока сравнени  3 не поступает и, следовательно, записи прин того блока в регистр 8 с ошибкой , в котором находитс  предыдущий блок, последний из числа декодированных с обнаруженной ошибкой, не будет, не произойдет также и записи «1 в регистр ошибок 13. Сообщени  декодированного блока бу . дут записаны в регистр 10 правильно прин того блока.

Сигнал «верно с блока сравнени  3 через элемент И 11, на второй вход которого подано отпирающее напр жение с выхода М-го разр да регистра ошибок 13, элемент ИЛИ 12 поступит на вторые входы элементов И блока элементов И 15, на первые входы которых подано отпирающее напр жение с заполненного «единицами регистра ошибок 13, в этом случае сигналы с выхода элементов И блока элементов И 15 через ключи 7 произведут запись М-1 сообщений последнего декодированного с обнаруженной оц1ибкой блока,, наход щегос  в регистре 8 блока с ошибкой, в накопитель 6 приема, вместо наход щихс  там комбинаций М- предыдущих блоков. Сигналом , поступивщим на вход «сброс регистра ощибок 13, производитс  стирание записанной в него комбинации. Если же при условии, что число подр д обнару  енных ошибок равно М, последующий М + 1-ый блок декодирован с ощибкой, то в регистр ошибок 13 сигналом с выхода «ощибка блока сравнени  3 будетзаписана «1. Тогда сигнал с выхода «переполнение регистЙьЛЙ йгКгйгьйИ iV.s:,.S S.«53( ошибок 13 поступит на вход «стирание накопител  6 приема и произойдет стирание первого из числа М блоков, декодированных с обнаруженной ошибкой, после чего прием продолжаетс . Регистр ощибок 13 в этом случае не сбрасываетс  и если последующий

кодовый блок будет декодирован без ощибки , то за счет проверочной комбинации предыдущего блока, описанным выше образом, произойдет исправление сообщений информационно св занных с ним М- блоков. Если . же последующий блок будет также декодирован с ошибкой, то произойдет стирание из накопител  6 приема информационной комбинации, следующей за стертой ранее .

Claims (2)

1.Устройство дл  исправлени  ошибок в системах передачи дискретной информации , содержащее последовательно соединенные декодер, первый регистр пам ти и блок сравнени , а также накопитель, к одному из входов которого подключен выход ключа, анализатор, выход которого подключен к одному из входов элемента ИЛИ, второй реJ гистр пам ти и блок элементов НЕ, отличающеес  тем, что, с целью повышени  помехоустойчивости , в него введены элемент запрета , два элемента И, регистр ошибок, регистр правильно прин того блока, регистр блока, прин того с ощибкой, и блок элемен ТОО и, при этом выход «ошибка блока сравнени  подключен к входам анализатора непосредственно, через последовательно соединенные регистр ощибок и блок элементов НЕ, через последовательно соединенные

J элемент запрета, к другому входу которого подключен эталонный выход первого регистра пам ти, и регистр правильно прин того блока и через последовательно соединенные первый элемент И, к другому входу которого подключен проверочный выход первого ре гистра пам ти, и регистр блока, прин того с ошибкой, другой выход которого подключен к входу ключа, к управл ющему входу которого подключены через блок элементов И выходы регистра ошибок, соответствующий выход которого через последовательно соединенные второй элемент И, к другому входу которого подключен выход «верно блока сравнени , и элемент ИЛИ подключен к другим входам блока элементов И и к входу «сброс регистра ошибок, выход «пеO реполнение которого подключен к входу «стирание накопител , к другому входу которого подключен соответствующий выход первого регистра пам ти, эталонный выход которого через второй, регистр пам ти под ,.,, ключен к другому ходу блока сравнени .

2.Устройство по П.1, отличающеес  тем, что анализатор выполнен в виде двух ключей , выходы которых подключены к входам блока сравнени , при этом входы этих ключей  вл ютс  соответственно входами анализатора , управл ющие входы ключей, объединенные между собой, и управл ющий вход блока сравнени  - соответственно первым и вторым управл ющими входами анализатора , а выход блока сравнени  - выходом анализатора. Источники информации, прин тые во внимание при экспертизе 1. Авторское свидетельство СССР № 544151, кл. Н 04 L 1/10, 1974.