(54) ГШОГОКАНАЛЬНАЯ СИСТЕМА ПЕРЕДАЧИ ДВОИЧНОЙ ИНФОРМАЦИИ С ВРЕМЕННЫМ УПЛОТНЕНИЕМ (54) GSHO-CANAL SYSTEM OF TRANSMISSION OF BINARY INFORMATION WITH TEMPORAL SEAL
661829 .. содержит детектор анз чащего момента модул ции, формирователь кодовой ко бинации и п последовательно соедине ных запоминающих блоков, к установо йым входам которых подклйзчены выхбд формировател кодовой комбинации, вход которого соединен с выходом де тёктЪра зйачащего момента модул ции информационный вход которого соединен с информационными входами форми ровател кодовой комбинации и перво го запоминающего блока и вл етс информационным входом кодирующего устройства, дополнительным входом которого вл ютс разрешающие входы запоминающих блоков, а выход п-го запоминающего блока и управл ющий . вход формировател кодовой комбинации вл ютс соответственно выходом и управл ющим входом кодирующего устройства, а декодирующее устройст содержит блок стробировани , дешифратор и п+1 запоминающих блоков считывающие выходы которых подключе ны к входам дешифратора, выход кото рого соединен с дополнительными вхо запоминающих блоков, при этом разрешающие входы запоминающих блоков , кроме последнего, объединены И вл ютс дополнительным входом декодирующего устройства, информацион ным входом которого . вл етс информ ционный вход блока сгробировани , вы ход которого подключен к входу перво го запоминающего блока, выход (п+1)го запоминающего блока вл етс выходом декодирующего устройства, ctiHx ронизирующим и управл ющим входами которого вл ютс соответственно синхронизирующий вход блока стробир вани и управл ющий вход дешифратора , а все запоминающие блоки, кроме последнего, соединены последовательн На фиг. 1 приведена структурна электрическа схема системы; на фиг. 2 и 3 - схемы коди|5ующего и декодирующего устройств соответственно Многоканальна система передачи двоичной информации с временным/ уплотнением содержит (см.фиг.З.) на передающей стороне кодирующие устрой ства 1, распределитель 2, генератор 3 тактовых импульсов, сумматор 4, выходной блок 5, коммутаторы 6, управл ющий блок 7, на приемной стороне - линейный блок 8, распределитель 9, декодирующие устройства ГО, коммутаторы 11, управл ющий блок 12, между выходным блоком 5 и линейным блоком 8 включен канал св зи 13. Кодирующее устройство 1 (см.фиг.2 содержит детектор 14 значащего момен та модул ции, формирователь 15 кодовой комбинации и п последовательно соединенных запоминающих блоксэв 16-1 - 16-п. Информационный вход детектора 14 вл етс информационным входом 17-кодирующего устройства 1, дополнительным входом 18 которого 1 вл ютс разрешающие входы запоминающих блоков 16-1 - 16-п, а выход запоминающего блока 16-п и управл ющий вход формировател 15 вл- ютс соответственно выходом 19 и управл ющим входом 20 кодирующего устройства 1. Декодирующее устройство 10 (см. фиг.З) содержит блок стробировани 21, дешифратор 22 и пН-1 запомйнающих блоков 23-1 - 23-(п+1), Разрешающие ; входы запоминающих блоков 23-1 - 23-п объединены и вл ютс дополнительным входом24 декодирующего устройства Ю, информационным входом 25 которого вл етс информационный вход блока стробировани 21, выход запоминающего блока 23т(п+1) вл етс выходом 26 декодирующего устройства 10, синхронизируюидам и управл ющими входами 27 и 28 которого вл ютс соответственно синхронизирующий вход блока стробировани 21 и управл ющий вход дешифра1Трра 22. ; Система работает следующим образом. Анизохронные дискретные сигналы, приход щие на входы многоканальной системы отразличных источников, поступают на входы коммутатора 6. Коммутатор 6 поочередно подключает на свой выход-каждый из приход щих сигналов , причем частота подключени -выбираетс значительно выше предель- , ной скорости передачи..Таким образом, на информационном выходе коммутатора 6 образуетс групповой сигнал, несущий в себе информацию о каждом из сигналов, приход щих на его входы. I - На установочных выходах коммута;ТОра 6 формируютс сигналы, несущие информацию о номинальной скорости передачи каждого входного сигнала. Одновременно с прохождением на информационный выход коммутатора 6 позиции группового сигнала, отведенной под входной сигнал с некоторой-скоростью , на соответствующем установочном выходе передаетс единица, а на остальных установочных выходах передаетс нуль. Информаци о. номинальной скорости входных сигналов с установочных выходов коммутатора 6 передаетс на установочные входы управл ющего блока 7 f на синхронизирующий , вход которого, кроме того, с выхода распредел ител 2 поступают Импульсы с различными фиксированными частотами. С управл ющего же выхода управл юще,го блока 7 на вход распределител 2 поступают ситналы, с помощью которых распределитель 2 формирует импульсы, управл ющие процессом кодировани , эти импульсы поступают на управл ющие входы 20 кодирующих устройств 1. На дополнительные входы 18 кодирующих устроЙств сЬответствующих выходов управл ющего блока 7 подаютс разрешающие сигналы, управл ющие процессом обновлени информации в ко дирующем устройстве 1. Сигналы с выходов 19 кодирующих устройств 1 объедин ютс в сумматоре 4, на выходе которого образуетс -, групповой дискретный сигнал. Этот сигнал после прохождени через выход ной блок 5, канал св зи 13 и линейный блок 8 постуАает параллельно на информационные входы 25 всех декодирующих устройств 10. Одновременно на синхронизирующие входы 27 декодирующих устройств 10 подаютс соответствующие сигналы с выхода распределител 9, На управл ющий вход 28 и дополнительный вход 24 декодирующего устройства -10 приход т с распределител 9 и управл ющего блока 12 управ л ющий и разрешающий сигналы, аналогичные соответствующим сигналам, поступающим на передающей стороне в кодирующие устройства 1. На выходе 26 декодирующего устройства 10, в котором происходит декодирование зна чащих моментов модул ции, восстанавливаетс групповой сигнал. Этот сигнал поступает на коммутатор 11, производ щий операцию, обратную операции , выполн емой коммутатором 6, а именно: расщепление группового сигна ла на индивидуальные информационные сигналы. Управл ющий блок 12 работает аналогично управл ющему блоку 7 и вырабатывает те же сигналы. В кодирующем устройстве 1 системы происходит кодирование в двоичном кр де наличи , направлени и временного положени значащих моментов модул ции (ЗММ) в каждом из индивидуальных сигналов,приход щих на входы соответствующего коммутатора 6, При смене пол рности в любом индивидуальном сигнале, информаци которых объединена в групповом сигнале, поступающем на информационныйвход 17 кодиру щего устройства 1, на выходе детектора 14 (см.фиг.2) по вл етс короткий импульс. Этот импульс по вл етс на месте, отведенном во времени дл данного конкретного индивидуального сигнала. Импульс с выхода детектора 14 подаетс на вход формировател 15, на информационный вход которого подаетс информационный групповой сигнал, поступающий на информационны вход 17 кодирующего устройства I, а на управл ющий вход 20 - управл ющие импульсы с выхода распределител 2. Формирователь 15 производит кодирова ние в двоичном коде методом скольз щего индекса с подтверждением (СИП) значащего момента модул ции. Эта информаци с выходов формировател 15 поступает на запоминающие блоки 16-1 - 16-п и-записываетс в их чей ках пам ти. Каждый запоминающий блок 16-1 - 16-п содержит столько чеек пам ти, сколько индивидуальных сигна лов может быть подключено к коммутатору 6 . Ячейки пам ти запоминаю,щих блоков 1бг-1 - 16-п закреплены за определенными индивидуальными сигналами . При обнаружении перехода в.каком-либо конкретном сигнале закодированна информаци о наличии ЗММ .будет записана в закрепленные за эт;им сигналом чейки пам ти во всех запоминающих блоках 16-1 - 1б-п« В запоминающем блоке 1б-п записываетс информаци о наличии перехода и его пол рности, аво всё пределдущие запоминающие блоки 16-1 - 16-(п-1) записываетс в двоичном коде номер зо ны, совпадающий с временем по влени ЗММ. Применение метода СИП при кодировании ЗММ позвол ет уменьшить частоту сигнала на выходе кодера по сравнению с частотой на его входе в четыре раза. В декодирующем устройстве 10 системы , поступающий на его информационный вход 25 сигнал подаетс на информационный вход блока стробировани 21 (см.фиг.3), на синхронизирующий вход 27 которого заведены синхронизирующие импульсы из распределител 9. Это позвол ет на выходе блока стробировани 21 выделить групповой сигнал, совпадающий с групповым сигналом на выходе соответствующего кодирующего устройства 1. С выхода блока стробировани 21 сигнал поступает , на информационный вход первого запоминающего блока 23-1. Разрешающие импульсы, поступающие из управл ющего блока 12 на дополнительный вход 24 декодирующего устройства 10, подаютс на запоминающие блоки 23-п . Запоминающие блоки 23-1 23- (п+1) выполнены аналогично запоминающим блокам 16--1 - 16-п кодирующего устройства 1 и содержат одинаковое количество чеек пам ти. Кажда чейка пам ти запоминающих блоков 23-1 - 23-(п+1) закреплена-за определенным индивидуальным сигналом. Разрешающие импульсы разрешают запись информации о пол рности элементов кодовой комбинации в чейки пам ти соответствующего индивидуального сигнала запоминающего блока 23-1 и перезапись записанной в них раннее информации в соответствующие чейки пам ти запоминающего блока 23-2, а из них - в соответствуюгцие чейки пам ти запоминающего блока 23-3 и т.д. На считывающие входы дешифратора 22 с соответствующих выходов всех запоминающих блоков 23-1 - 23-(п+1) поступает информаци о пол рности сигналов, записанных в чейках пам ти соответствующего индивидуального сигнала. В каждый момент времени производитс сравнение пол рности сигналов на выходе запоминающих блоков 23-п 23-(п+1) . Несовпадение пол рностей сравниваемых сигналов указывает на факт по влени ЗММ. С этого момента661829 .. contains a detector of the modulating instant of modulation, a code combination driver and n serially connected storage blocks, to the set inputs of which the output of the code combination generator is connected, the input of which is connected to the output of the current moment of modulation of which information input is connected to The information inputs of the code pattern generator and the first storage unit are the information input of the encoder, the additional input of which is the enable input rows of memory blocks, and the output of the nth memory block and control. the input of the code generator is respectively the output and control input of the encoder, and the decoder contains a gating unit, a decoder and n + 1 memory blocks whose read outputs are connected to the decoder inputs, the output of which is connected to the additional memory blocks, The enabling inputs of the storage units, except for the latter, are combined AND. They are an additional input of a decoding device whose information input is. is the information input of the blocking unit, the output of which is connected to the input of the first storage unit, the output (n + 1) of the storage unit is the output of the decoder, the ctiHx of which are the synchronizing input of the sampling unit and the control input of the decoder, and all storage blocks, except the last, are connected in series. In FIG. 1 shows a structural electrical system diagram; in fig. 2 and 3 - schemes of coding | 5u and decoding devices, respectively; A multichannel system for transmitting binary information with time / multiplex contains (see Fig. 3) on the transmitting side of encoding device 1, distributor 2, generator 3 clock pulses, adder 4, output unit 5, switches 6, control unit 7, on the receiving side - line unit 8, distributor 9, GO decoding device, switches 11, control unit 12, communication channel 13 is switched between output unit 5 and line unit 8. Encoder 1 (see Fig.2 contains The detector 14 is a significant modulation point, the driver 15 is a combination of code and n are connected in series storage blocks 16-1 to 16-p. The information input of the detector 14 is the information input of the 17-coding device 1, the auxiliary input 18 of which 1 is the enable input of the memory blocks 16-1 to 16-p, and the output of the memory block 16-p and the control input of the imaging unit 15 are, respectively, the output 19 and the control input 20 of the encoder 1. The decoding device 10 (see Fig. 3) contains a gating unit 21, a decoder 22 and pN-1 memory units 23-1 - 23- (n + 1), Resolving; the inputs of the storage units 23-1 through 23-n are combined and are an additional input 24 of the decoding device Yu, whose information input 25 is the information input of the gating unit 21, the output of the storage unit 23t (n + 1) is the output 26 of the decoder 10, synchronized and the control inputs 27 and 28 of which are, respectively, the synchronization input of the gating unit 21 and the control input of the descram 1 Trr 22.; The system works as follows. Anisochronous discrete signals arriving at the inputs of a multichannel system of various sources are fed to the inputs of switch 6. Switch 6 alternately connects to its output — each of the incoming signals, and the connection frequency is chosen much higher than the maximum transmission rate .. So , at the information output of the switch 6, a group signal is formed, carrying information about each of the signals arriving at its inputs. I - At the installation outputs of the switch; Torah 6, signals are generated that carry information about the nominal transmission rate of each input signal. Simultaneously with passing to the information output of the switch 6, the position of the group signal allocated for the input signal with a certain speed, one is transmitted at the corresponding setup output, and zero is given at the other installation outputs. Information on. The nominal speed of the input signals from the installation outputs of the switch 6 is transmitted to the installation inputs of the control unit 7 f to the synchronization, the input of which, in addition, from the output of the distributor 2, receives pulses with different fixed frequencies. From the control output of the control unit 7, the input of the distributor 2 receives sitals, with the help of which the distributor 2 generates pulses that control the coding process, these pulses go to the control inputs of 20 encoders 1. To the additional inputs of 18 encoders of the corresponding the outputs of the control unit 7 are given the enabling signals that control the process of updating the information in the encoder 1. The signals from the outputs 19 of the encoders 1 are combined in the adder 4, the output of which is a -, group discrete signal. This signal after passing through the output unit 5, the communication channel 13 and the linear unit 8 is supplied in parallel to the information inputs 25 of all decoders 10. At the same time, the corresponding inputs from the distributor 9 are sent to the clock inputs 27 of the decoder 10, and the auxiliary input 24 of the decoding device -10 comes from the distributor 9 and the control unit 12 controlling and enabling signals similar to the corresponding signals received on the transmitting side in the encoding troystva 1. The output 26 of the decoding device 10, which decodes zna chaschih moments modulation baseband signal is reduced. This signal arrives at the switch 11, which performs the inverse operation of the switch 6, namely: splitting the group signal into individual information signals. Control unit 12 operates in a manner similar to control unit 7 and produces the same signals. In the encoder 1 of the system, in binary terms, the presence, direction and temporal position of the significant modulation moments (MNMs) are encoded in each of the individual signals arriving at the inputs of the corresponding switch 6, when changing polarity in any individual signal, the information of which is combined in the group signal arriving at information input 17 of encoder 1, a short pulse appears at the output of detector 14 (see Fig. 2). This pulse appears at a site timed for this particular individual signal. The pulse from the output of the detector 14 is fed to the input of the imaging unit 15, to the information input of which the information group signal is applied to the information input 17 of the encoder I, and to the control input 20 - the control pulses from the output of the distributor 2. The imaging unit 15 encodes binary code using sliding index method with confirmation (CIP) of the significant modulation moment. This information from the outputs of the imaging unit 15 is fed to the storage units 16-1 to 16-n and is recorded in their whose memory cages. Each storage unit 16-1 through 16-p contains as many memory cells as there are individual signals that can be connected to switch 6. Memory cells memorizing blocks 1bg-1 - 16-p are assigned to specific individual signals. When a transition in any specific signal is detected, the encoded information on the availability of the AMM will be recorded in the assigned for this signal, and the memory cells in all memory blocks 16-1 - 1b-p will be recorded by the memory signal 1b-p. the transition and its polarity, perhaps all the previous memory blocks 16-1 to 16- (p-1) are recorded in binary code the number of the zone, which coincides with the time of occurrence of ZMM. The application of the CIP method in ZMM coding makes it possible to reduce the frequency of the signal at the output of the encoder compared to the frequency at its input four times. In the system decoder 10, the signal arriving at its information input 25 is fed to the information input of the gating unit 21 (see FIG. 3), to the synchronization input 27 of which synchronizing pulses are received from the distributor 9. This allows the output gating unit 21 to be allocated the signal coinciding with the group signal at the output of the corresponding encoder 1. From the output of the gating unit 21, the signal arrives at the information input of the first storage unit 23-1. The enabling pulses from the control unit 12 to the auxiliary input 24 of the decoder 10 are fed to the storage units 23-p. The storage units 23-1 23- (n + 1) are made similarly to the storage units 16--1 - 16-n of the encoder 1 and contain the same number of memory cells. Each memory cell of the storage units 23-1 through 23- (n + 1) is assigned to a specific individual signal. The resolving pulses permit the recording of information about the polarity of the elements of a code combination into the memory cells of the corresponding individual signal of the storage unit 23-1 and overwriting of the recorded information in them into the corresponding memory cells of the storage unit 23-2, and from them into the corresponding memory cell storage block 23-3, etc. The reading inputs of the decoder 22 from the corresponding outputs of all the storage units 23-1 to 23- (n + 1) receive information about the polarity of the signals recorded in the memory cells of the corresponding individual signal. At each time point, a comparison is made of the polarity of the signals at the output of the storage units 23-n 23- (n + 1). The mismatch of the polarities of the compared signals indicates the fact of the occurrence of the SMM. From now on
времени начинаетс сравнение пол рности сигналов, записанных в соответствующих чейках пам ти запоминающихtime, a comparison of the polarity of the signals recorded in the corresponding memory cells of the memory
блоков 23-1 и 23-2, с .пол рностью. управл ющих сигналов. Когда дешифратор 22 зафиксирует совпадение упом нутых .сигналов, он вырабатывает на своем выходе сигнал сброса, который, поступа на входсброса запоминающих блоков 23-1 - 23-(п+1), переводит их в состо ние, соответствующее состо нию запоминающего блока 23;гп. В результате с некоторой допустимой задержкой выходной сигнал измен ет свою пол рность в момент времени, соответствующий момен ту смены пол рности во входном сигнале на входе кодирующего устройства 1.blocks 23-1 and 23-2, with polarity. control signals. When the decoder 22 detects the coincidence of the said signals, it generates a reset signal at its output, which, arriving at the input and output of the storage blocks 23-1 to 23- (n + 1), transfers them to the state corresponding to the state of the storage unit 23; gp As a result, with a certain allowable delay, the output signal changes its polarity at the time instant corresponding to the polarity change moment in the input signal at the input of the encoder 1.
Преугухоженна система позвол ет повысить верность передачи и обладает ЗначйтёЛьно большей надежностью, св занной с уменьшением количества достаточно сложных устройств: кодирующих - на передающей стороне и декоцирующих - на приемной стороне, что стало возможным в результате применени коммутаторов, ра Ьтающих совместно с управл ющими блоками.The pre-scrambled system allows to increase the fidelity of the transmission and has much greater reliability associated with a decrease in the number of rather complex devices: coding - on the transmitting side and decoding - on the receiving side, which became possible as a result of using switches that work together with the control units.