SU657610A1 - Измерительный преобразователь частоты импульсов в код - Google Patents
Измерительный преобразователь частоты импульсов в кодInfo
- Publication number
- SU657610A1 SU657610A1 SU762426189A SU2426189A SU657610A1 SU 657610 A1 SU657610 A1 SU 657610A1 SU 762426189 A SU762426189 A SU 762426189A SU 2426189 A SU2426189 A SU 2426189A SU 657610 A1 SU657610 A1 SU 657610A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- counter
- pulse
- input
- output
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
1
Изобретение относитс к области радиоизмерений,
Известен измерительный преобразователь частоты сигнала в код, состо щий из счетчика импульсов измер емой частоты, трех счетчиков эталонной частоты, четырех схем И и схемы переноса содержимого счетчиков в арифметическое устройство. Код частоты, передаваемый в арифметическое устройство , содержит сумму целого количества периодов измер емой частоты К, зафиксированную за интервал опроса в счетчике импульсов измер емой частоты , сумму периодов эталонной частоты , зафиксированную в счетчике Н за врем от начала интервала опроса до прихода первого импульса измер емой частоты и сумму периодов эталонной частоты, зафиксированную в счетчиках Nj или N за врем ме зду последним импульсом изг-.ер емой частоты и концом интервала onpocaflj
Однако такой перобразователь не обеспечивает достаточного быстродействи из-за необходимости дополнительных расчетных операций при из-, мерении девиации частоты,
Наиболее близким по технической сущности к данному изобретению
2
вл етс преобразователь, содержащий генератор опорной частоты, один выход которого, соединен с первыми входами двух логических элементов И, второй вход одного из которых подключен к пр мому выходу первого управл ющего триггера, а второй вход второго из которых соединен с инверсным выходом второго управл ющего триггера, пр мой выход которого соединен с одним входом третьего логического элемента И, второй вход которого соединен с датчиком частоты, а выходсо входом счетчика измер емой частоты и первым входом первого из-управл ющих триггеров, вторые входы которых соединены со вторым выходом генератора опорной частоты, первый счетчик опорной частоты, вход которого подключен к выходу второго из логических элементов И, а входы разр дов через блок передачи двоичного кода соединены с выходами раз{. дов второго счетчика опорной частоты, один вход которого соединен с выходом первого логического элемента И, а второй вход которого через первый элемент задержки соединен со вторым входом, блока передачи двоичного кода и со вторым входом второго элемента задержки, выход второго элемеута задержки-с выходами счетчи ка измер емой частоты и первого сче чика опорной частоты. Однако этот преобразователь такж не обеспечивает достаточного быстро действи . Целью изобретени вл етс увели чение быстродействи . Это достигаетс тем, что в предлагаемый преобразователь введены дополнительный триггер, блок восста новлени константы, дополнительные логический элемент И и элемент задержки и логический элемент ИЛИ, входы которого соединены с выходами первого и второго логических элементов И, первый вход дополнительного триггера подключен ко второму выходу генератора опорной частоты, а второй вход соединен с выходом счетчика измер емой частоты, причем выход дополнительного триггера соединен с первым входом дополнительного логического элемента -И, второй вход которого подключен к выходу третьего из логических элементов И, а выход дополнительного логического элемента И подключен непосредственн к первому входу второго управл ющег триггера и через дополнительный эле мент задержки ко входу блока восста новлени - константы, выходы которого поразр дно подключены ко входам йчетчика измер емой частоты. На чертеже показана структурна электрическа схема предлагаемого преобразовател . Преобразователь содержит генерато опорной частоты 1, датчик частоты 2 упрал ющие триггеры 3,4, логические элементы И 5,6,счетчик измер емой частоты 7, первый счетчик опорной частоты 8, второй счетчик опорной частоты 9, логический элемент И 10, дополнительный триггер 11, элементы задержки 12,13, дополнительный элемент задержки 14, блок передачи двоичного кода 15, дополни гельный логический элемент И 16, блок восста новлени константы 17, логический элемент ИЛИ 18; Выходной сигнал снимаетс с выхода 19. Принцип работы преобразовател заключаетс в следующем. Перед началом работы в счетчик 7 заноситс константа, равна обратном двоичному коду числа, равного произведению нулевой частоты датчика на период опроса, увеличенному на единицу . Генератор опорной частоты 1 вырабатывает синхронизированные частоты fon и f 30,17 (f on Частота опроса, f lap - частота заполнени ), .причем f -чл. f Импульсы частоты опроса поступают на входы триггеров 3,4,11, устанавлива их в следующее положение; тригге- ры 3 и 4 открывают логические элементы И 5,6, а триггер 11 закрывает логический элемент И 16. В результате Е счетчик 8 поступают импульсы заполн ющей частоты до тех пор, пока через логический элемент И 6 не поступит первый импульс измер емой -частоты, который переводит триггер 4 в положение, когда логический элемент И 5 станет закрытым дл прохождени импульсов заполн ющей частоты Первый импульс измер емой частоты одновременно с переключением триггера 4 заноситс в счетчик 7, который будет суммировать и все последующие импульсы измер емой частоты,вплоть до по влени импульса переполнени , который произведет сброс в -О счетчика 9, через элемент задержки 13 передаст параллельным кодом содержимое счетчика 8 в счетчик 9, и через элемент задержки 12 сбросит в о счетчик 8. &тот же импульс переполнени устанавливает триггер11 в состо ние, открывающее логический элемент И 16 дл прохождени импульса измер емой частоты. Следующий за импульсом переполнени импульс измер емой частоты поступает в счетчик 7 и через логический элемент И 16 переключает триггер 3 в состо ние, когда логический элемент И 6 закрыт дл прохождени импульсов измер емой частоты, а логический элемент И 10 открыт дл прохождени в счетчик 9 опорной частоты. Этот же импульс, пройд через логический элемент И 16, элемент задержки 14 и через блок восстановлени константы 17, вновь устанавливаот в счетчике 7 константу. Счетчик 9 будет суммировать импульсы заполн ющей частоты до тех пор, пока не поступит следующий импульс. С приходом этого импульса триггер 3 запирает логический элемент И 10 и в счетчике 9 фиксируетс двЬйчный код, однозначно определ ющий значение относительной девиации измер емой частоты где N - код числа; fp- частота датчика, соответствующа нулю измер емого параметра; И5м текущее значение частоты датчика. Дл обеспечени устойчивой работы величины задержек элементов задержки 12-14 должны выбира тьс из услови f2 -fi X 15 SoA г wax -игм Дл возможного использовани
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762426189A SU657610A1 (ru) | 1976-12-06 | 1976-12-06 | Измерительный преобразователь частоты импульсов в код |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762426189A SU657610A1 (ru) | 1976-12-06 | 1976-12-06 | Измерительный преобразователь частоты импульсов в код |
Publications (1)
Publication Number | Publication Date |
---|---|
SU657610A1 true SU657610A1 (ru) | 1979-04-15 |
Family
ID=20685143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762426189A SU657610A1 (ru) | 1976-12-06 | 1976-12-06 | Измерительный преобразователь частоты импульсов в код |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU657610A1 (ru) |
-
1976
- 1976-12-06 SU SU762426189A patent/SU657610A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1195899A (en) | Improvements in or relating to Synchronising Arrangements in Digital Communications Systems. | |
SU657610A1 (ru) | Измерительный преобразователь частоты импульсов в код | |
SU439925A1 (ru) | Делитель частоты | |
SU917172A1 (ru) | Цифровой измеритель временных интервалов | |
SU765804A1 (ru) | Устройство дл возведени в квадрат | |
SU474760A1 (ru) | Цифровой частотомер с автоматическим выбором пределов измерени | |
SU756659A1 (ru) | Генератор матричных сигналов 1 | |
SU381038A1 (ru) | Цифровой фазометр для измерения среднего значения сдвига фаз | |
SU739624A1 (ru) | Датчик времени дл обучающего устройства | |
SU496570A1 (ru) | Интегратор | |
SU441523A1 (ru) | Цифровое устройство дл измерени мгновенного значени сдвига фаз | |
SU518730A1 (ru) | Устройство дл измерени скорости движени объекта | |
SU828171A1 (ru) | Цифровой измеритель временныхиНТЕРВАлОВ | |
SU888164A1 (ru) | Устройство дл передачи информации | |
SU892412A1 (ru) | Цифровой измеритель длительности пачки импульсов | |
SU417896A1 (ru) | ||
SU1205050A1 (ru) | Устройство дл измерени абсолютного отклонени частоты | |
SU1206778A1 (ru) | Устройство дл возведени в квадрат | |
SU1228030A1 (ru) | Устройство дл измерени разности частот импульсов | |
SU902249A1 (ru) | Преобразователь интервала времени в цифровой код | |
SU873416A1 (ru) | Делитель частоты следовани импульсов с программным управлением | |
SU409196A1 (ru) | ||
SU448392A1 (ru) | Частотный компаратор | |
SU1067610A2 (ru) | Детектор частотно-манипулированных сигналов | |
SU544961A1 (ru) | Устройство возведени в куб |