SU648144A3 - Устройство дл распознавани знаков - Google Patents

Description

Изобретение относитс  к технической кибернетике , в частности к устройствам дл  распознавани  знаков.

Известны устройства дл  распознавани  знаков, одно из которых содержит блок сканировани , регистр, первый блок пам ти, соединенный с буферной пам тью, селектор адреса , детектор обнаружени  и второй блок пам ти, соединенный с вычислительным блоком 1. Это известное устройство не имеет достаточно высокой надежности распознавани . Наиболее близким к изобретению  вл етс  устройство, содержащее блок сравнени , соединенный с блоком сканировани , вход которого подключен к генератору импульсов , с блоками пам ти, формировани  коорди-нат и с элементом ИЛИ, подключенным к первому регистру, мультиплексер, входы которого соединены с блоком формировани  координат, подключенным к генератору импульсов, а выход соединен с блоком пам ти , первый вычислительный блок, подключенный к блоку формировани  координат, вторые регистры, соединенные с блоком формировани  координат и с триггером, и блок прин ти  решени  2. Оно характеризуетс  также недостаточно высокой точностью распознавани .

Цель изобретени  состоит в повышении точности распознавани . В описываемом устройстве это достигаетс  тем, что оно содержит блок стробировани  кодов, входы которого соединены с блоками сравнени , формировани  координат и с генератором импульсов , а выходы подключены к первому вычислительному блоку и к блоку прин ти  решени , второй вычислительный блок, соединенный со вторыми регистрами, сумматоры , подключенные к блоку прин ти  решени , мультиплексеру и к вычислительным блокам, и элемент ИЛИ-НЕ, соединенный

с первым регистром, вход которого подключен к генератору импульсов, и с триггером. Кроме того, в устройстве блок прин ти  решени  содержит узел пам ти, вход которого соединен с узлом формировани  прирашеНИИ , а выходы подключены к элементам НЕ-И и к инверторам, соединенным с со-, ответствуюшими элементами НЕ-И, к узлу селекции координат и к первому регистру, соединенному с узлом формировани  прираш ,ений и с одним элементом НЕ-И, узел , . - - 64 сопр жени , подключенный к другому э. ементу НЕ-И, к узлу пам ти, ко вторым регистрам , к счетчику и к элементу И, узел сравнени , входы которого соединены со счетчиком , а выход подключен к элементу И и к .узлу фиксации номера знака, и элемент ИЛИ, соединенный с узлами пам ти и фор , мировани  прираш,ений. На фиг. I представлена, блок-схема описываемого устройства; на фиг. 2 - конструктивное выполнение блока прин ти  решени .-Устройство включает блок сканировани  1, генератор импульсов 2, блок сравнени  3, блок формировани  координат 4, содержащий счетчик колонок 5 и счетчик линеек 6, блок пам ти 7, мультиплексер 8, сум.маторы 9 и 10, блок стробировани  11, первый вычислительный блок 12, содержащий узлы разности 13 и делени  14, элемент ИЛИ 15, первый регистр 16 сдвига, триггер 17, вторые регистры 18, второй вычислительный блок 19, содержащий узды разности 20 и делени  21, элемент ИЛИ - НЕ 22 и блок прин ти  решени  23, содержащий элементы НЕ-И 24 и 25, инверторы 26, узел пам ти 27, узел формпро анй  npHpaiueF ifi 28, первый регистр 29, уз.ел солр ж ени  30, узел селекции координат 31, элементИЛИ 32, вторые регистры 33 и 34, узел сравнени  35, счетчик 36, узел фиксации номера знака 37 и элемент И 38. Блок сканировани  1 формирует входные сигналы дл  блока 3 с тактовой частотой , определ емой генератором импульсов 2. Выходные сигналы блока 3 поступают на вход блока пам ти 7. Адресные координаты, в свою очередь, обрабатываютс  двум  счетчиками необработанных адресов , т. е. счетчиком 5 колонок, который подсчить1вает последовательно тактовые импульсы от генератора импул сов 2 и который таким образом, квантует считываемый документ в дискретные р ды, и ечетчиком линеек 6, который подсчитывает наиболее значимый бит счетчика 5. Счетчики 5 и 6 собираютс  в виде одного адресного входа мультиплексера 8, который создает адресный вход (АДРЕС) дл  блока пам ти 7 с произвольной выборкой. В данной форме содержимое пам ти блока 7 образует необработанную матрицу, котора  бит за битом и р д за р дом находитс  в соответствии с изображением на документе . Любой знак внутри матрицы не прив зан,  вл  сь произвольно ра.сположенным в соответствии с отсчетом счетчиков 5 и 6 линий и колонок. Дл  того, чтобы различить верхний и нижние пределы знака , наход тс  белые и черные линии, раздел ющие два вертикально прилегающих знака или две строки текста.. Это выполн етс  дальнейшим подключением последовательно выхода блока 3 к одному входу элемента ИЛИ 15, который на своем выходе запускает последовательный вход первого регистра 16 сдвига. Регистр 16 тактируетс  тем же генератором- импульсов и, таким образом, вводитс  в синхронизм с блоком сканировани  I. Регистр 16 сдвига, кроме того, приспособлен дл  содержани  числа битов, которое равно битовой длительности блока 1. Последовательный выход регистра 16 сдвига возвращаетс  на другой вход элемента ИЛИ 15, образу  петлю рециркул ции, через которую сканирующа  последовательность компрессируетс  по вертикали. Параллельные выходы регистра 16 сдвига собираютс  на входе элемента ИЛИ-НЕ 22, который запускает дел щий на два триггер 17 каждый раз, когда все выходы регистра 16 сдвига  вл ютс  низкими. Триггер 17 своим выходом стробирует регистр 18 верхних белых отсчетов дл  подачи на этот регистр одновременно содержимого счетчика линеек 6. Другой выход триггера 17, в свою Очередь, стробирует еще один регистр 18, который запомйнает следуюп.;ий последовательный отсчет р да чистых колонок со счетчика 5. Регистры 18, в свою очередь , подключаютс  к узлу фиксации разности 20 блока 19, котора  вычитает два отсчета и фиксируетразность отсчетов. Эта раз1тость отсчетов затем делитс  пополам в узле 21, создава  фактическое.смещение центра линеек в пам ти с произвольной 1зы-. боркой. Аналогично исследуютс  горизонтальные границы знака дл  определени  ширины знака. Однако в отличие от определени  границ линеек колонка ограничивает требуемую дополнительную реализацию. Дл  выполнени  этого обобщени  блок 11 объедин ет выходы блока 3, счетчика линеек 6 и счетчика колонок 5 с генератором импульсов . Блок 11 стробирует соответствующие отсчеты колонок из счетчика колонок 5, при которых по вл етс  полностью чиста  колрнка дл  первого и второго случаев. Она стробируетс  еще на одном узле разности 13 блока 12, который снова через узел делени  14 создает горизонтальный фактический центр знака. В дополнение один из выходов блока 11 дает сигнал, возникающий во втором случае чистого столбца, который начинает цикл распознавани  знака. Само распознавание знака вьшолн етс  блоком 23, содержащим узел пам ти 27, который на. своих выходах выдает биты информации; из них бит пол  подаетс  в узел сопр жени  30, узел селекции координат 31и адресный регистр 29. Два бита предназначены дл  кода команды, предварительно идентифицированной как класс. Аналогично другие биты через соответствующие инверторы 26 собираютс  на образующих дополнени  элементах НЕ-И 24 и 25. Элемент НЕ-И 24 управл ет загрузкой регистра 29, тогда как элемент НЕ-И 25 управл ет узлом 30.

Таким образом, адресное поле оказываетс  загруженным либо дл  создани  выходного сигнала, либо следуюш,ей адресной команды.

Регистр 29, в свою очередь, соедин етс  через узел 28 с адресным входом узла 27. Узел 28 либо создает прираш.ение, либо загружает в соответствии с пол рностью ключа исключающего элемента ИЛИ 32, который на своем входе собирает биты, соответствующие элементу изображени  в пам ти блока и другом биту. Селекци  битовых координат выполн етс  узлом 31, который вырабатывает координаты линейки и колонки дл  сумматоров 9 и 10, транспонированные центрирующим сдвигом.

Поскольку иногда возможно иметь две или более идентификации знака дл  одних элементов изображени , вводитс  дополнительна  логика, через которую провер ютс  все знаки, и распознавание регистрируетс  только, если идентифицируетс  один знак. Эта дополнительна  логика содержит регистр 33 текущего знака, который получает код знака с узла 30. Когда, в узле 30 вырабатываетс  код, содержимое этого регистра загружаетс  в регистр 34 распознанного знака. Одновременно счетчик 36 накапливает последовательные сигналы «Конец файла, которые затем сравнив-аютс  в узле 35, чтобы посмотреть, не возникло ли более, чем одно распознавание. Если это, так, то имеетс  два похожих знака, и на выходе элемента И 38 возникает подавление . Если распознаетс  только один знак, узел 37 стробируетс , чтобы зарегистрировать идентификационный номер знака.

Введение новых блоков и новых конструктивнь х св зей позвол ет существенно повысить точность распознавани .

Claims (2)

1.Патент ФРГ j4o 1524407, кл. G 06 К 9/14, 1975.

2.Патент Японии № 50-18343, кл. 97(7) В41, 1975.