Изобретение относитс к автоматике и вычислительной технике и может быть использовано в устройствах, где необходимо деление последовательности входных импульсов на число, как целое, так и дробное, задаваемое в процессе работы устройства соответствующим управл ющим сигналом. Кроме того, предлагаемый делитель может быть использован дл распределени тактирующих сигналов, а также сигналов, длительность которых равна периоду следовани тактирующих сигналов по m выходным каналам, где m - переменное, задаваемое в процессе работы устройства соответствующнм управл ющим сигналом. Известны делители частоты, содержащие RS-трнггеры н элементы ИЛИ-НЕ. Первое из известных устройств выполнено на трехразр дном двоичном счетчике и содержит триггеры и цепи обратной св зн, построенные на потенциальных логических элементах И-НЕ, ИЛИ-НЕ. Однако этот делитель осуществл ет деление входной последовательности импульсов только на фиксированное число 2. 5, что существенно снижает область его применени . Второе из известных устройств содержит три разр да, каждый из которы состоит из триггера пам ти, коммутационного триггера и элемента И--НЕ. Недостаток этого устройства - низкие .тогнческне возможности, поскольку он осуществл ет деление частоты только на фиксированное чнсло 5. Наиболее близким техиическим рещением вл етс устройство, каждый разр д которого состоит из триггера пам ти, коммутационного триггера, выполненных на паре перекрестно соединенных ИЛИ-НЕ, и элемента ИЛИ-НЕ, причем последний разр д каждого распределител содержит дополнительный коммутационный триггер. Это устройство позвол ет осуществить деление последовательности входных нмпульсов на целое чнсло, причем коэффициент делени может мен тьс управл ющими сигналами в процессе работы устройства. Однако известное устройство имеет низкий днапазон делени частоты, поскольку не позвол ет осуществить деление входной последовательности импульсов на дробное число . Цель предлагаемого изобретени - расширение диапазона делени частоты. Дл этого в многопрограммный делитель частоты, содержащий два п-разр дных распределител , каждый разр д из которых соетоит из триггера пам ти коммутационного триггера и элемента ИЛИ-НЕ, а последний разр д каждого распределител содержит дополнительный коммутационный триггер и дополнительные элементы ИЛИ-НЕ, при этом единичный выход триггера пам ти каждого разр да, кроме последнего, соединен с нулевым входом коммутационного триггера последующего разр да, единичный выход триггера пам ти последнего разр да соединен с нулевым входом дополнительного коммутационного триггера, нулевой выход коммутационного триггера данного разр да соединен с единичным входом триггера пам ти ого же разр да, с нулевым входом триггера пам ти предыдущего разр да и с единичным входом коммутационного триггера после дующего разр да, нулевой выход дополнительного коммутационного триггера соединей с нулевым .входом триггера пам ти последнего разр да, тактирующий сигнал подан на единичные входы всех коммутационных триггеров, а управл кнцие сигналы - на первые входы элементов ИЛИ-НЕ каждого разр да, выходы соединены с нулевыми входами коммутационных т|жггеров данного разр да,нулевой выход коммутационного триггера последнего разр да н ед ничный выход допаднйтельного коммутационного триггера каждого распределител соединены с другими входами э,тементов ИЛИ-НЕ каждого разр да распределител , нулевой выход коммутационного триггера последнего разр да и выходы дополнительного коммутационного триггера второго распределител соединены со входами первого дополнительного элемента ИЛИ-ЙЕ, 0ЫХОД которого подключен к первому входу второго деполнительного элемента ИЛИ-НЕ, второй вход которого соединен с нулевым выходом коммутационного триггера последнего разр да первого распределител . На чертеже представлена структурна электрическа схема предлагаемого многопрограммного делител частоты. Он содержит триггеры 1-5 пам ти лервого распределител , триггеры б-10 пам ти второго распределител коммутационные триггеры П -16 первого распределител , коммутационные триггеры 17-22 второго распределител , элементы 23-27 и 28-32 соответственно первого и второго распределителей. Дополнительные элементы ИЛИ-НЕ 33 и 34. Тактирующий сигнал поступает на за-жйм 35, управл ющие сигналы поступают на зажимы 36-45, выходные сигналы снимаютс с зажимов 46-56 Предлагаемый многопрограммный делитель частоты работает следующим образом. В исходном состо нии триггер 5 пам ти последнего разр да первого распределител находитс в единичном состо5шии, остальные триггеры пам ти обоих распределителей наход тс в нулевом состо нии. На зажиме 35 - сигнал, равный логической единице . Допустим, необходимо осуществить деление входной последовательности импульсов на 2,5. В этом случае на зажимы 38 и 44 поданы управл ющие сигналы, равные логическому нулю. На остальные управл ющие контакты поданы сигналы, равные логической единице. С приходом на зажим 35 первого тактирующего импульса, равного логическому нулю, на нулевом выходе триггера 16 по вл етс сигнал, равный логической единице, который устанавливает триггер 5 в нулевое состо ние. Одиовременно сигнал, равный логической единице, по вл етс на нулевом выходе триггера 20, который устанавливает триггер 9 в единичное состо ние. Наличие св зи с нулевого выхода триггера 20 на единичный вход триггера 21 преп тствует по влению на нулевом выходе последнего сигнала, равного логической единице, в момент действи данного входного сигнала. С приходом второго тактирующего импульса г, сигнал, равный логичесютй единице, по вл етс иа нулевом выходе триггера 21, который устанавливает триггер 10 в единичное состо ние, а триггер 9 в нулевое состо ние . Наличие св зи с нулевого выхода триггера 21 на единичный вход триггера 22 преп тствует по л емпо на нулевом выходе последнего сигнала, равного логической единице , в момент действи данного входного сигнала , в тоже врем налнчне св зи с нулевого выхода триггера 21 на вход элемента ИЛИ-НЕ 33 иреп тствует по влению на выходе его сигнала, равного логической еднннце , в момент данного входного сигнала, хот и на нулевом и на еднничном выходах триггера 22 по вл ютс сигналы, равные логаческому нулю. После окончани тактирующего сигнала на нулевом выходе триггера 21 по вл етс сигнал, равный логическому нулю, поэтому иа выходе элемента ИЛИ-НЕ 33 по вл етс снгнал, равный логической еднннце, который через элемент ИЛИ-НЕ 34 поступает на эажнм 56. Одновременно снгнал, равный логической единице , по вл етс н выходе элемента ИЛИ-НЕ 25. Поэтому с прнходом третьего тактирующего импульса на нулевом выходе триггера 13 по вл етс снгнал, равный логической еднннце, который устанавливает триггер 3 в еднннчное состо ние. Одновременно снгнал, равный логической единице, по вл етс на нулевом выходе триггера 22, который устанавливает трнггер 10 в нулевое состо ние, при этом на выходе элемента ИЛИ-НЕ 33 снова по вл етс сигнал, равный логическому нулю. После окончани
действи тактирующего импульса на единичном выходе триггера 22 по вл етс сигнал , равный логической единице, поэтому на выходе элемента ИЛИ-НЕ 25 снова по вл етс сигнал, равный логическому нулю. Поэтому с приходом четвертого тактирующего импульса, сигнал, равный логической единице , по вл етс только на нулевом выходе триггера 14, устанавлива триггер 4 в единичное состо ние, а триггер 3 в нулевое состо ние . Аналогично с приходом п того тактирующего импульса, сигнал, равный логической единице, по вл етс на нулевом выходе триггера 15, который устанавливает триггер 5 в единичное состо ние, а триггер 4 в нулевое состо ние, и который через элемент ИЛИ-НЕ 34 поступает на зажим 56. После окончани тактирующего импульса устройство возвращаетс в исходное состо ние. Таким образом, на п ть входных импульсов схема выдает два выходных, т.е. происходит деление частоты на 2,5.
Дл осуществлени делени частоты на 1,5 управл ющие сигналы, равные логическому нулю, поступают на зажимы 39 и 45, дл делени частоты на 3,5 сигнал, равный логическому нулк, подаетс на зажимы 37 и 43. Аналогично может быть осуществлено деление частоты на другое число, как целое, так и дробное.