SU634288A1 - Устройство дл проведени статистических испытаний - Google Patents

Description

Изобретение относитс  к вычкслитель ной технике и предназначено дл  измер&ни  характеристик случайных,  влений. Оно может быть использовано при проведении испытаний надежности аппаратуры , в  дерной физике и других област х науки и техники. Известно устройство дл  проведени  статистических испытаний, содержащее триггеры предварительного хранени , счетчики-делители частоты, коммутаторы , блок оперативной пам ти m . Недостатком этого устройства  вл етс  большой объем оборудовани  на каж дый канал счета и, соответственно, высо ка  стоимость. При построении устройств на сотни и тьгс чи каналов счета стрем тс  найти более экономичные решени  путем разделени , с одной стороны, функции счета а с другой, запоминани  и вывода резуль татов между счетчиком и блоком операти ной пам ти. Из известных устройств наиболее близким по технической сущности к изобретению  вл етс  устройство,которое содержит группу триггеров, информационные входы которых соединены с информационным входом устройства, выходы подключены к соответствующим входам коммутатора, счетчик, соединенный двусторонними св з ми с блоком пам ти, и счетчик адреса 2 . Недостатком устройства  вл етс  от носительно мала  частота счета по каналам , так как количество импульсов, которое может быть сосчитано по каждому каналу в единицу времени, определ етс  формулой где 2 - врем  обращени  к блоку пам ти; N - количество каналов. Целью изобретени   вл етс  повышение быстродействи  устройства.

Поставленна  цель постигаетс  тем, что в устройство ввеаены дополнительные группы триггеров, коммутаторы, счетчики , элементы запоминани  переполнений, элемеЕ1ты И, НЕ, первый аешифратор, соециненный с группой млапших разр дов счетчика адреса, второй аешифратор, соединенный с группой старших разр дов счетчика адреса и переключатель, причем информационные входы триггеров каждой дополнительной группы соединены с соответствующим информационным входом устройства, выходы подключены к входам соответствующего коммутатора, а счетчи ки соединены двусторонними св з ми с блоком пам ти, управл ющие входы каждого коммутатора и триггеров каждой группы подсоединены к выходу первого дешифратора , выход старшего разр да каждого из счетчиков через соответствующий элемент запоминани  переполнений соединен с первым входом соответствующего первого элемента И, второй вход которог через последовательно соединенные элемент НЕ и переключатель соединен с выходом второго дешифратора, счетный вход каждого счетчика подключен к выходам соответствующих первого и второго эле- ментов И, первые входы вторых элементо И соединены с выходом второго дешифратора , выход каждого коммутатора подключен ко второму входу соответствующего второго элемента И.

Схема устройства представлена на фиг. 1 и 2,

Источники импульсных сигналов соединены с триггерами 1, 2, 3, 4 нескольких групп, которые соединены с коммутаторами 5, 6, Выходы коммутаторов 5, 6 соединены со входами элементов И 7, 8, выходы которых соединены со счётными входами счетчиков 9, 10. Входы и выходы разр дов счетчиков соединены с соответствующими .выходами и входами разр дов блока 11 пам ти. Выходы старшего разр да счетчиков 9, Ю соединены с элементами запоминани  переполнений 12, 13, которые соединены со входами элементов И 14, 15, выходы которых соединены со счетными входами счетчиков 9, 10.

Входы младших и старших разр дов адреса блока пам ти соединены соответственно с выходами разр дов счетчика адреса (на схеме счетчик адреса показай в виде двух счетчикдв 16 и 17).

Выходы разр дов счетчиков 16 и 17 соединены также с дешифраторами 18 и

19. Счётный вход и выход переполнени  счетчика 16 через переключатель 20 соединены со счет 1ЫМ входом счетчика 21, имеющего то же число разр дов, что и счетчик 16. В режиме счета переключатель 20 соедин ет выход переполнени  счетчика 16 со счетным входом счетчика 21, а в режиме вывода результатов счета переключатель 20 соедин ет счетные входы счетчиков 16 и 21, выходы разр дов которых соединены со схемами сравнени  22, 23, 24. Схема сравнени  23 имеет вход разрешени  от схемы сравнени  22, а схема сравнени  24 имеет вход разрешени  от схемы сравнени  23.

Пр мые и инвертированные выходы схем 22, 23, 24 соединены с соответствующими парами элементов И 25 и 26, 27 и 28, 29 и ЗО, другие входы которы Соединены с несколькими выходами дешифратора 19, соответствующими первым по пор дку состо ни м счетчика 17. Оотальные выходы дешифратора 19, кроме выхода, соответствующего последнему состо нию счетчика 17, соединены с элементом ИЛИ 31, который через элемент И 32, второй вход которого соединен с генератором тактовых импульсов (ГТИ) 33 соединен со счетным входом счетчика 17. Входы элемента ИЛИ 31 соединены также с выходами элементов И 26, 28 ЗО. Выходы элементов И 25, 27, 29 и последний выход дешифратора 19 соединены с элементом ИЛИ 34, который через эл&мент И 35, второй вход которого соединен с генератором 33, соединен со сче- ньпи входом счетчика 16 и входом сброса счетчика 17. Выход дешифратора 19 соединен со входами элементов И 7, 8 и элементом НЕ 36, который через переклю чатель 37 соединен со входами элементов И 14, 15. Переключатель 37 замкнут в режиме счета и разомкнут в режиме вывода его результатов.

Claims (2)

1.Злобин И. А., Шепаренко Е. В. Многоканальна  счетна  система. Приборы

и техника эксперимента, 1968, № 6,

2.Курочкин С. С. Многоканальные счетные системы и коррелометры. М., Энерги  , 1972, с. 82.