SU627580A1 - Pulse synchronizing device - Google Patents

Description

Изобретение относитс  к вычислительной технике, может быть использовано в устройствах дискретной автоматики.The invention relates to computing, can be used in devices of discrete automation.

Известно устройство дл  синхронизации импульсов, содержащее тргатеры, элемент НЕ, элементы И и шины синхронизируемого сигнала и тактовых импульсов A device for synchronizing pulses is known, which contains trgaters, a NOT element, AND elements and buses of a synchronized signal and clock pulses.

Это устройство может выдавать выходные импульсы с максимальной частотой и длительностью, равной частоте и длитель ности тактовых импульсов. При работе от клавишного устройства возможен дребезг контактов и соответственно ложное срабатывание схемы и выдача ножной информации . При необходимости получени  серий импульсов с той же длительностью, что и синхронизированный импульс, но сдвинутый по времени относительно него, необходимо ставить дополнительные элементы задержки.This device can produce output pulses with a maximum frequency and duration equal to the frequency and duration of the clock pulses. When working from a keyboard device, contact bounce is possible and, accordingly, false triggering of the circuit and issuing foot information. If it is necessary to obtain a series of pulses with the same duration as the synchronized pulse, but shifted in time relative to it, it is necessary to install additional delay elements.

Наиболее близко к предлагаемому устройство дн  синхронизации импульсов, содержашее тактовый генератор, распределитель тактовых импульсов, делитель частоты, коммутатор, триггер, элементы Closest to the proposed device is the day of synchronization of pulses, containing a clock generator, clock distributor, frequency divider, switch, trigger, elements

И, элементы ИЛИ, элемент НЕ и элемент задержки 2.And, OR elements, NOT element and delay element 2.

. Этотформ фовательтактовыхиклпульсовн может работать непосредственно от клав шного устройства и формировать серию импульсов по одному вxoднo y импупьсу произвольной формы и длительности.. This form of the tactical pulse pulser can work directly from the main device and form a series of pulses one at a time in an arbitrary shape and duration.

Цель изобретени  - повышение надежности и. расширение функциональных возможностей схемы.The purpose of the invention is to increase reliability and. expansion of the functionality of the scheme.

Claims (1)

Поставленна  цель достигаетс  тем, что в устройство дл  синхронизации импульсов , содержащее тактовый reiiepaTop, выход которого соединен с первым входом П -разр дного регистра, выходы которого поразр дно подключены ко входам эле- кгента ИЛИ, элемент задержки, вход которого соедине} с первым входом элемента И, второй вход которого подключен к выходу элемента НЕ, а выход соединен с первым входом триггера, выход которого подключен ко второму входу регистра, введен дополнительный триггер, выход которого соединен со входом элемента ИЛИ, выход которого подключен ко входу эпеме36 та HE и ко второму входу триггера, а вы ход элемента задержки соединен с первым входом долопнительного триггера, второй вход которого ;подключен1к выходу поспеднего разр да регистра. На чертеже представлена структурна  електричес са  схема устройства. Устройство дл  синхронизации HNffiynfc сов содержит элемент И 1, элемент НЕ 2, элемент эадержтси 3, элемент ИЛИ 4, тактовый генератор 5, триггеры 6, 7 П -разр дзаый регистр (сдвига) 8, Благодар  тому, что шииа сршхрониаируемого ctiraana 9 через элемент задерж ки 3 соединена с нулевым входом триггера 7, в исходном состо нии, при отсутстйии на шине 9 входного сигнала, триггер 7 установлен в состо ние i нулевого поген циала. На выходе элемента ИЛИ 4 также нулевой потенцией. Он подготавливает триггер 6 а И 1 к приему ин формации. С по влением входного curifaла снимаетс  воздействие на Триггер 7, открываетс  энемент И 1, и единичный потенциал записываетс  в три1тер 6, Еди ничный потенциал триггера 6 поступает на первый триггер регистра 8, На шину сдвйга иьшульсов 10 регистра 8 поступа ют импульсы тактового генератора 5,, и при послуппенни на, регистр 8 едшшчного потенциала вырабатываютс  П сдвинутых по друг относительно дрзта импульсов , Синхронизированных относитель но имиупьеов тактового генератора 5„ С первого выходного имлуль са элемент 4 вырабатывает единичный по тенциал, который, проход  через юшертор блокирует элемент 1, отключает воздействие входного сигнала на тркп-ер 6 и одновременно, посаупа  на нулевой вход триггера 6, устанавливает нулевой потенциал на входе регистра 8. С приходом последнего импульса триггер 7 устанавли ваетс  в единичное coaromnis. Таким образом, на времн действи  входного сиг нала элемент 4 вырабатывает единичньШ потенциал, и устройство независимо от формы и длительности входного импульса вырабатывает р сформированных и задер0 жанных относительно друг друга импуль сов. По окончтгии входного сигнала триггер 7 вновь устанавливаетс  в нулевое сосаю иие, и устройство готово к приему следующего синхронизируемого импульса. НаличиеП -разр дного регистра позвол ет получить по одно|угу входному импульсу произвольной формы и длительности J f импульсов, синхронизированных относительно импульсов тактового генератора. Применение элемента ИЛИ 4 на входе регистра 8, который закрывает вход устройства на времн цикла формировани  им пульса, исключает вли ние дребезга контактов и обеспечивает устройству еысокук надежность. Формула изобретени  Устройство дл  синхронизадни импульсов, содержащее тактовь й генератор, шлход которого соединен с первым входом П-разр дного регистра, в 1ходы которого поразр дно подк юче11ы ко входам эпемента ИЛИ элемент задержки, вход которого соедй нен с первым входом элемента И, второй. вход которого подключен к выходу элемеИта НЕ, а выход соедк ек с первым входом триггера, выход которого ;подключен ко; входу perRCTpaj о т л и ч а ющ вес  тем, что, с делыо повышени  его надежности и расширени  функциональлых возможностей, в него введен доно ните ьный jpnrrepy выход которого соединен со входом элемента ИЛИ, выход которого подключен ко входу элемента ;|1Е и ко второму входу триггера, а выход элемента задержки соединен с нервым входом дополнйтепьного триггера, вход которого подключен к выходу последнего разр да регистра . Источники информации, прин тые во внимание при экспертизе: 1.Авторское сввдетельство СССУ № 4О2143, И 03 К 5/13, 24.01.72. 2,Авторское свидетельство СССР № 41054О, Н 03 К 3/84, 30,11.71.This goal is achieved by the fact that a pulse synchronization device containing a clock reiiepaTop, the output of which is connected to the first input of the P-bit register, the outputs of which are bitwise connected to the inputs of the OR element, the delay element whose input is connected to the first input element And, the second input of which is connected to the output of the element NOT, and the output is connected to the first input of the trigger, the output of which is connected to the second input of the register, an additional trigger is introduced, the output of which is connected to the input of the element OR, the output cat It is connected to the input of the HE36 and HE to the second trigger input, and the output of the delay element is connected to the first input of the additional trigger, the second input of which is connected to the output of the last bit of the register. The drawing shows a structural electrical circuit device. The device for synchronization HNffiynfc contains the element AND 1, the element NOT 2, the element ederzhtsi 3, the element OR 4, the clock generator 5, triggers 6, 7 the delay 3 is connected to the zero input of the trigger 7, in the initial state, with no input signal on the bus 9, the trigger 7 is set to the state i of the zero factor. The output of the element OR 4 is also zero potency. He prepares the trigger 6 a and 1 to receive information. With the advent of the input curifal, the effect on Trigger 7 is removed, And 1 is opened, and a single potential is written to 3 3, The Uniform potential of trigger 6 goes to the first trigger of register 8, Clock 8 of the pulses 10 of register 8 receives pulses of the clock generator 5, , and in case of a lasting-up, a register of 8 units of potential is produced by P pulses shifted along each other relative to each other, synchronized relative to the clock generator 5 "From the first output pulse, element 4 generates a unit of tial, which pass through the blocks yushertor element 1 disables the input trkp effect on ep-6 and simultaneously at zero posaupa trigger input 6, sets ground potential at the input of the register 8. With the arrival of the last pulse trigger 7 vaets We establish a single coaromnis. Thus, at the time of the input signal, element 4 produces a single potential, and the device, regardless of the form and duration of the input pulse, produces p formed and delayed relative to each other pulses. At the end of the input signal, trigger 7 is reset to zero power, and the device is ready to receive the next synchronized pulse. The presence of a P-bit register allows one to obtain an input pulse of arbitrary shape and a duration J f pulses synchronized with respect to the pulses of the clock generator, one by one; The use of the element OR 4 at the input of the register 8, which closes the input of the device during the pulse formation cycle, eliminates the influence of contact bounce and ensures the reliability of the device. The invention is a device for synchronizing pulses, which contains a clock generator, the gateway of which is connected to the first input of an U-bit register, at whose inputs it is bitwise connected to the inputs of the ejection or the delayed element, the input of which is connected to the first input of the I element, the second. the input of which is connected to the output of the element NOT, and the output of the connection with the first input of the trigger, the output of which is connected to; the perRCTpaj input is calculated because, in order to increase its reliability and enhance its functional capabilities, a single jpnrrepy output is connected to the input of the element OR whose output is connected to the input of the element; | 1Е and to the second input of the trigger, and the output of the delay element is connected to the nerve input of the additional trigger, the input of which is connected to the output of the last register bit. Sources of information taken into account in the examination: 1. Authors sSSdet SSSU № 4O2143, And 03 K 5/13, 24.01.72. 2, USSR Copyright Certificate No. 41054О, Н 03 К 3/84, 30,11.71.