SU618859A1 - Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок - Google Patents
Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибокInfo
- Publication number
- SU618859A1 SU618859A1 SU762385493A SU2385493A SU618859A1 SU 618859 A1 SU618859 A1 SU 618859A1 SU 762385493 A SU762385493 A SU 762385493A SU 2385493 A SU2385493 A SU 2385493A SU 618859 A1 SU618859 A1 SU 618859A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- unit
- block
- threshold
- error correction
- additional
- Prior art date
Links
Landscapes
- Error Detection And Correction (AREA)
Description
но с входами суммирующего блока и с другими входами блока исправлени ошибок, выход которого через суммирующий блок соединен со входом переключател , введены дополнительный счетчик, дополнительный пороговый блок, решающий блок и блок установки порога, причем выход блока сравнени подключен к управл ющему входу переключател через последовательно соединенные дополнительный счетчик, дополнительный пороговый блок, решающий блок, другой выход которого через блок установки порога соответственно подключен ко входу блока исправлени ошибок и к вторым входам порогового блока и дополнительного порогового блока, при этом выход порогового блока подключен к другому входу решающего блока, а выход суммирующег о блока подключен соответственно к дополнительным входам блока сравнени .и блока исправлени ощибок, а выходы счетчика и дополнительного счетчика подключены к соответствующим входам блока установки порога.
На чертеже представлена структурна электрическа схема устройства дл выделени рекуррентного синхросигнала с исправлением ощибок.
Устройство дл выделени рекуррентного синхросигнала с исправлением ощибок содержит объединенные по информационному входу две цепи, одна из которых состоит из последовательно соединенных переключател 1, регистра 2 сдвига и селектора 3, а друга .состоит из последовательно соединенных блока 4 исправлени ошибок, счетчика 5 и порогового блока 6.
Устройство содержит также блок 7 сравнени , вход которого соединен со входом переключател 1, и суммирующий блок 8, при этом соответствующие разр дные выходы регистра сдвига 2 соединены соответственно с входами суммирующего блока 8 и с другими входами блока 4 исправлени ощибок, выход которого через суммирующий блок 8 соединен со входом переключател 1, дополнительный счетчик 9, дополнительный пороговый блок 10, решающий блок 11 и блок 12 установки порога.
Причем выход блока 7 сравнени подклю чен к управл ющему входу переключател 1 через последовательно соединенные дополнительный счетчик 9, дополнительный пороговый блок 10, решающий блок 11, другой выход которого через блрк 12 установки порога соответственно подключен ко входу блока 4 исправлени ошибок, к вторым входам порогового блока 6 и дополнительного порогового блока 10. При этом выход порогового блока 6 подключен к Другому входу решающего блока 11, выход суммирующего блока 8 подключен соответственно к дополнительным входам блока 7 сравнени и блока 4 исправлени ошибок, а выходы счетчика 5 и дополнительного счетчика 9 подключены к соответствующи-м входам блока 12 установки порога.
Устройство дл выделени рекуррентного синхросигнала с исправлением ощибок работает следующим образом.
Принимаемые знаки через переключатель 1 поступают в регистр сдвига 2, выходы которого соединены с блоком 4 исправлени ощибок. Блок 4 исправлени ощибок реализует систему рекуррентных проверок в соответствии с образующим многочленом Р(х). Так, например, дл Р(х) х + х -f 1 и длине регистра m 10 система уравнений проверок дл входного знака х принимает вид
5Xi-1.0 + Xi-5 Xj,,.
Х-,.9 + X ;-2 Х„ X 1 -8 1Г X.i -6 X i, X ;,4 + X i-3 Xi .
При неудовлетворении порога декодировани на выходе блока 4 исправлени ощи0 бок по вл етс сигнал коррекции .ошибки, который поступает на суммирующий блок 8. Знак х сравниваетс в блоке 7 сравнени с принимаемым знаком из канала св зи и фиксируетс дополнительным счетчиком 9.
5 Одновременно работает счетчик 5.
Состо ние обоих счетчиков контролируетс блоком 12 установки порога, причем увеличение числа корректируемых знаков, фиксируемых счетчиком 5, соответственно повыщает значение порога срабатывани дополнительного порогового блока 10, а увеличение числа ощибочных знаков, фиксируемых счетчиком 9, повышает значение порога порогового блока 6, и наоборот.
Блок 12 установки порога может быть
J настроен таким образом, что при числе несовпадений К, значительно превыщающем числоЛкорректируемых ощибок (), которое соответствует неисправлению большей части ошибачных знаков, срабатывает только дополнительный пороговый блок 10.
При большом числе корректируемых ошибок JA , превышающем число несовпадений (К Л), где р- число ненулевых коэффициентов многочлена Р(х), которое соответствует ложному исправлению большей части знаков, срабатывает только пороговый блок 6.
По этим сигналам решающий блок 11 через блок 12 установки порога измен ет порог декодировани блока 4 исправлени ошибок в первом случае в сторону снижени , а во втором - в сторону увеличени , обеспечива тем самым адаптацию устройства дл выделени рекуррентного синхросигнала к каналу св зи с измен ющейс интенсивностью помех.
Если число несовпадений К относительно
мало и имеет пор док числа корректируемых ошибок (), то, срабатывают оба пороговых блока 6 и 10 и по сигналу с решающего блока 11 замыкаетс с помощью переключател 1 обратна св зь в регистре
Claims (1)
- 0 сдвига 2, обеспечива автономную генерацию знаков рекуррентной последовательности с выделением синхросигнала на селекторе 3. При этом ошибочные знаки, накопленные в регистре 2 сдвига, исправл ютс с помощью блока 4 исправлени ошибок на суммируюшем блоке 8. Кроме того, в режиме работы регистра 2 сдвига с обратной св зью исправл ютс и сбои, кратность которых не превышает корректирующей способности бло ка 4 исправлени ошибок. Формула изобретени Устройство дл выделени рекуррентного синхросигнала с исправлением ошибок, содержащее объединенные по информационному входу две цепи, одна из которых состоит из последовательно соединенных переключател , регистра сдвига и селектора, а друга - из последовательно соединенных блока исправлени ошибок, счетчика и порогового блока, а также блок сравнени , вход которого соединен со входом переключател , и суммирующий блок, при этом соответствующие разр дные выходы регистра сдвига соединены соответственно с входами суммирующего блока и с другими входами блока исправлени ошибок, выход которого через суммирующий блок соединен со входом переключател , отличающеес тем, что, с целью повышени достоверности выделени рекуррентного синхросигнала, введены дополнительный счетчик, дополнительный пороговый блок, рещающий блок и блок установки порога, причем выход блока сравнени подключен к управл ющему входу переключател через последовательно соединенные дополнительный счетчик, дополнительный пороговый блок, рещающий блок, друг ой выход которого через блок установки порога соответственно подключен ко входу блока исправлени ошибок, к вторым входам порогового блока и дополнительного порогового блока, при этом выход порогового блока подключен к другому входу решающего блока, выход суммирующего блока подключен соответственно к дополнительным входам блока сравнени и блока исправлени ошибок, а выходы счетчика и дополнительного счетчика подключены к со-. ответствующим входам блока установки порога . Источники информации, прин тые во внимание при экспертизе: 1. Авторское свидетельство СССР № 454705, кл. Н 04 L 7/08, 1971.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762385493A SU618859A1 (ru) | 1976-07-14 | 1976-07-14 | Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762385493A SU618859A1 (ru) | 1976-07-14 | 1976-07-14 | Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU618859A1 true SU618859A1 (ru) | 1978-08-05 |
Family
ID=20670328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762385493A SU618859A1 (ru) | 1976-07-14 | 1976-07-14 | Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU618859A1 (ru) |
-
1976
- 1976-07-14 SU SU762385493A patent/SU618859A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8139653B2 (en) | Multi-channel galvanic isolator utilizing a single transmission channel | |
SU618859A1 (ru) | Устройство дл выделени рекуррентоного синхросигнала с исправлением ошибок | |
US5764876A (en) | Method and device for detecting a cyclic code | |
SU1099417A1 (ru) | Цифровой фильтр сигналов телеинформации | |
EP0359265B1 (en) | Zero string error detection circuit | |
SU1506565A1 (ru) | Устройство дл приема информации, передаваемой по двум параллельным каналам св зи | |
SU1429330A1 (ru) | Устройство дл выделени сигнала фазового пуска | |
SU932636A2 (ru) | Устройство дл обнаружени ошибок | |
SU512591A1 (ru) | Устройство выделени рекуррентного синхросигнала с исправлением ошибок | |
RU2143788C1 (ru) | Устройство автоматической коммутации каналов связи | |
SU1596475A1 (ru) | Устройство цикловой синхронизации | |
SU1117848A1 (ru) | Дешифратор двоичного циклического кода | |
KR950010919B1 (ko) | 코드의 쉬프트와 가산 특성을 이용한 동기획득 장치 및 방법 | |
KR850006804A (ko) | 데이타 동기화장치 및 그 검출방법 | |
KR19990038709U (ko) | 패리트 비트를 이용한 에러 검출 장치 | |
SU836806A2 (ru) | Устройство дл приема информации по двумпАРАллЕльНыМ КАНАлАМ СВ зи B СиСТЕМЕ дл пЕРЕдАчи дАННыХ C РЕшАющЕй ОбРАТНОй СВ зью | |
SU1555877A1 (ru) | Устройство дл контрол исправности регенераторов | |
SU1545330A1 (ru) | Устройство дл контрол Р-кодов Фибоначчи | |
RU2115248C1 (ru) | Устройство фазового пуска | |
SU1161981A1 (ru) | Телеизмерительна система | |
SU658765A1 (ru) | Устройство циклового фазировани | |
SU1492362A2 (ru) | Адаптивный коммутатор телеизмерительной системы | |
SU960892A1 (ru) | Комплексное телемеханическое устройство | |
SU362503A1 (ru) | Всесоюзная | |
SU1131032A1 (ru) | Селектор импульсов заданной кодовой комбинации |