SU616636A1 - Multiplier - Google Patents

Description

(54) МНОЖИТЕЛЬНОЕ УСТРОЙСТЮ(54) multiplying device

Изобретение относитс  к вычислителшой технике и может быть применено в аналоговых и аналогб-цифровых вычислительных машинах, в приборах и устройствах автоматики, измерительной техники и в р де устройств, в которых возникает необходасмостъ вьтошюни  операции пере1 шожени .The invention relates to computer technology and can be applied in analog and analog digital computer machines, in devices and automation devices, measurement equipment and in a number of devices in which the need arises for transmitting overstep operation.

Известно устройство умножени  врем импульсного н временното типа, которые содержат интегратсф, компаратор, амплитуднь модуп тор , сигналов сомножителей, ршш -из которых подсоедини к входу интегратора, а другой - к входу комтаратора, при этом средаее значение напр жени  на выходе пропорционально произведению входных сипШюв сомножителей 1.A device is known to multiply the time of a pulsed n time type, which contain integrat, comparator, amplitude modulator, multiplier signals, of which are connected to the integrator input, and the other to the commator input, while the average output voltage is proportional to the product of the input signals. factors 1.

Однако дл  обеспечени  перемножени  потенвдально св занньк с общей то(Екой схемы сигналов в качестве истошика сигнала сомножител , подсоедщенного к входу амп итудаого модул тора, используетс  д(Я1ОШИ1ел1|ЯЬ й операционный усилитель, П-о усложн ет схему и увеличивает потреб}к« е от источника сигнала. Кроме того зти устройства обладают с рам чеииой тотаостыо за счет погрешности, вносимойHowever, to ensure the multiplication of the potential of the common circuit (This signal scheme is used as the source of the signal of the multiplier connected to the input of the amp and the modulator, q (L1OCHIEL1 | YI operational amplifier, P-o complicates the circuit and increases the demand) e from the source of the signal. In addition, these devices have a frame rate due to the error introduced by

дрейфом интегратора шнретио-импульсного модул тора , образованного последовательным соедннением интегратора н компаратора.the drift of the integrator of the pulse-retardant modulator formed by the sequential connection of the integrator and the comparator.

Наиболее близким к изобретению техническим решением  вл етс  множителшое устройство , содержащее 1штегратор, вход которого соединен с первым входом устройства, а выход - с первым входом компаратора, второйThe closest technical solution to the invention is a multiplier device containing 1 integrator, the input of which is connected to the first input of the device and the output to the first input of the comparator, the second

вход соединен с вторым входом устройства , а выход компаратора подключен к входу интегратора, и к управл ющему входу фазочувствительного выпр мител , вход питани  которого подключен к выходу интегратора , а выход - к вьиоду устройства) the input is connected to the second device input, and the comparator output is connected to the integrator input, and to the control input of the phase-sensitive rectifier, the power input of which is connected to the integrator output, and the output to the device output)

Свойственна  этому устройству ограниченна  тофость вьшолнени  операции умножени  объ оиетс  основной составл ющей статическойThe inherent feature of this device is the limited effect of the multiplication operation on the main component of the static

погрешности т{тегратора, неидеальна  работа которого обусловлена возникновением напр жени  на выходе последнего от дрейфа нул  силител , а также от изменени  выходного апр жени  интетратора при подаче на его входthe error t {of the degrator, whose work is imperfect due to the occurrence of voltage at the last output from the zero drift of the silitel, as well as from a change in the output apr of the integrator when fed to its input

сигнала X - ± 108 (при У - 0). Если среднее значение напр жени  на выходе интегратора ивых.ср.и КУ d ,(1) то среднее значение напр жени -на выходе фазочувствительного выпр мител  равно ивых.ср.фив. К(ух + 5-х)(2) Оииибка выполнени  операции умножени  за висит как от значе ш  d , так и от значени  X и может достигнуть значительной величины. Целью, изобретени   вл етс  повьп11е}1ие точности устройства умножени . Достигаетс  это тем, что устройство содержит фильтр и сумматор, примем вход фильтра подключен к выходу интегратора, а выход к первому входу сумматора, выход которого соединен с вторым входом компаратора, второй вход сумматора соединен с вторым входом устройства. На чертеже представлена структурна  схем устройства умножени . В предлагаемом множительном устройстве источник сигнала сомножител  X подсоединен к входу интегратора 1, выход которого подклю чен к входу компаратора 2, соединенного с входом интегратора 1. Источник сетнала сомножител  У подсоед1шен к входу компаратора 2 и к входу сумматора 3, к другому входу которого подсоединен выход фильтра 4, а выход сумматора 3 соединен с входом компаратора 2. Вькод интегратора 1 соединен с входом фильтра 4 и входом фазочувствительного выпр мител  5, управл ющий вход которого подключен к выходу компаратора 2. Устройство работает следующим образом. При отсутствии сигналов сомножителей компаратор 2 находитс  в одном из двух устой чивых состо ний, например, UK- Это приводит к по влению на выходе интегратора 1 линейнорастущего напр жени , при достижении кото-, рым порога срабатывани  компаратора 2 послед ний регенеративно переходит в состо ние UKВыходное напр жена Ш1тегратора 1 теперь линейно падает до величины порога срабатывани  компаратора 2, при достижении котефого компа ратор вновь переключаетс  Среднее значение вы ходного напр жени  интегратора 1 выдел; етс  на выходе фильтра 4 и определ етс  как тгТ)2т f, rTj2Т1 - J U(t)di j )(t)di оt- При равенстве нулю сигналов сомножителей порог срабатывани  компаратора 2 при положительном на ф жении на выходе , а при отрицате;п ном - и,. - UQ. Если Т - период сигнала на выходе интегратора 1, то идеальное изменение выходного напр жени  Ш1тефатора в интервале (О, Т/2) при равенстве нулю сигналов сомножителей определ етс  в виде U,(t) и(0,Т/2) -Uo + 4 а в интервале (Т/2, Т) - U2(t) и(Т/2, Т) 3Uo - 4 ot При этом среднее значение напр жени  на выходе интегратсра 1 должно быть равным нулю. Если по каким-либо причинам среднее значение нагф жени  интегратора 1 отклонилось от нул  на величину (5 , то оно повтор етс  на выходе сумматора 3, при равенстве нулю сигнала 1/ и приводит к изменению порога фабатывани , который при положительном напр жении на вькоде компаратора 2 О1федел етс , как Uo Ue + Ку5, а при отрицательном Ue..-Uo + Куб Среднее значение выходного напр жени  интегратора 1 определ етс  из соотношени  -вых.ср.н. К5 а при выборе надлежащим образом значени  К равно нулю, т. е. значению которое необходимо дл  точного функционировани  усфойства . Напр жение на выходе фазочувствительного вьшр мител  5 jCUo- K cf) (-.) 2UK. 2UK ВЫХ cf 4Uo ()l При неравенстве нулю сигналов сомножителей и отклонени , вследствие помех выходного напр жени  инте1ратора 1 на величину 5, пороги срабатывани  компаратора 2 определ ют с  из соотношений Uot - Ue + КуУ -ь Ку5, Uo, -Uo + КуУ + Куб А среднее значение напр жени  на выходе интегратора 1 Ucp.«.-4KvcfT Kv VT-K,J-T) будет пропсф1шонально значению сомножител  у. Поэтому среднее значение напр жени  на выходе фазочувствительного вьшр мител  5 не зависит от величины б - отклонени  напр жени  на вькоде интегратора 1 и определ етс  из соотношени  -к X Гт(,,) Bbucp 2() TC-Up K.,) T(,,V4Kvcf)2 2() (UK ) T(K,V4K J-U/| K,K, 2() J u« которое не зависит от ощибки, вызванной отклонением вследствие помех среднего значени signal X - ± 108 (with Y - 0). If the average value of the voltage at the output of the integrator ivykh.sr. And KU d, (1) then the average value of the voltage - at the output of the phase-sensitive rectifier is equal to iyv.sr.fiv. K (yx + 5-x) (2) Oiiibka performing the multiplication operation depends on both the value of d d and the value of X and can reach a considerable value. The purpose of the invention is to determine the accuracy of the multiplication device. This is achieved by the fact that the device contains a filter and an adder, we take the filter input connected to the integrator output, and the output to the first input of the adder, the output of which is connected to the second input of the comparator, the second input of the adder connected to the second input of the device. The drawing shows a flowchart of the multiplication device. In the proposed multiplying device, the signal source of the multiplier X is connected to the input of the integrator 1, the output of which is connected to the input of the comparator 2 connected to the input of the integrator 1. The source of the analogue multiplier U is connected to the input of the comparator 2 and to the input of the adder 3, to the other input of which is connected the output filter 4, and the output of the adder 3 is connected to the input of the comparator 2. The code of the integrator 1 is connected to the input of the filter 4 and the input of the phase-sensitive rectifier 5, whose control input is connected to the output of the comparator 2. The device y to earn follows. In the absence of signal multipliers, comparator 2 is in one of two stable states, for example, UK. This leads to the appearance of linearly growing voltage at the output of integrator 1, when the threshold of the comparator 2 reaches the last regenerative state UK The output voltage W1 of the integrator 1 now linearly drops to the magnitude of the threshold of operation of the comparator 2, when the boiler reaches the comparator again switches the Average value of the output voltage of the integrator 1 selection; At the output of filter 4, it is defined as tgT) 2t f, rTj2T1 - JU (t) di j) (t) di ot- If the signals of the factors are zero, the threshold of the comparator 2 is positive for positive and negative for negative signals; p nom - and ,. - UQ. If T is the period of the signal at the output of the integrator 1, then the ideal change in the output voltage of the Shifter in the interval (O, T / 2) with zero signal multipliers is defined as U, (t) and (0, T / 2) -Uo + 4 a in the interval (T / 2, T) - U2 (t) and (T / 2, T) 3Uo - 4 ot The mean value of the voltage at the output of the integral 1 should be equal to zero. If for some reason the average value of the integrator 1 deviates from zero by the value (5, then it repeats at the output of adder 3, if the signal 1 / is zero, and leads to a change in the threshold of filling, which is positive at the comparator code 2 O1determines as Uo Ue + Ku5, and with a negative Ue ..- Uo + Cube, the average value of the output voltage of the integrator 1 is determined from the ratio –out.ext. K5 and when properly choosing the value of K is zero, t i.e. a value that is necessary for accurate function and conditions. The voltage at the output of the phase-sensitive top of the engine is 5 jCUo-K cf) (-.) 2UK. 2UK OUT cf 4Uo () l If the signals of the factors and the deviation are not equal to zero due to interference of the output voltage of the integrator 1 by the value 5, the thresholds of the comparator 2 are determined with from the ratios Uot - Ue + KuU Ku5, Uo, UU + KuU + Cube A, the average value of the voltage at the output of the integrator 1 Ucp. ".- 4KvcfT Kv VT-K, JT) will be projected squarely to the value of the factor y. Therefore, the average value of the voltage at the output of the phase-sensitive top of the sensor 5 does not depend on the value of b - the voltage deviation on the code of the integrator 1 and is determined from the ratio to X Gt (,,) Bbucp 2 () TC-Up K.,) T ( ,, V4Kvcf) 2 2 () (UK) T (K, V4K JU / | K, K, 2 () J u "which does not depend on the error caused by the deviation due to the interference