SU614437A1 - Single error correcting device - Google Patents

Description

Изобретение относитс  к области вычислительной техники.This invention relates to the field of computing.

Известно устройство дл  Исправлени  ошибок , содержащее схему декодировани , вычисл ющую контрольные суммы (корректор), де1шфратор н блок двухвходовых сумматоров по модулю два {If.A device for error correction is known, which contains a decoding circuit that calculates checksums (corrector), decrypts n a block of two-input modulators two {If.

Однако в этом устройстве процесс исправлени  ошибок сложен. Схем декодировани  вычисл ет корректор. Если корректор не равен нулю, то возбуждаютс  соответствующие выходы дешифратора, и ошибочные разр ды исправл кэтс . Процесс коррекции ошибки, таким образом, длитс  три этапа.However, in this device, the error correction process is complicated. The decoding schemes are calculated by the offset. If the offset is not zero, then the corresponding decoder outputs are energized, and the error bits are corrected by the catches. The process of error correction, thus, lasts three stages.

Кроме того, такое устройство применимо дл  исправлени  одиночных ошибок огр;аничен .ного класса кодов.. In addition, such a device is applicable for the correction of single errors of ogre; anichennyh class of codes.

Наиболее блнзкнм техническим решением к изобретению  вл етс  устройство дл  ис{фавлени  одиночных ошибок, содержащей регистр приемных элементов, дешифратор, элемент ИЛИ, элемент фиксации окончани  приема кодовой комбинации, элемент запрета. Выходы регистра приемных элементов соединены со входами дешифратора, выходы которого соответствующие разрешенным комбинаци м, сое динены со входами элемента ИЛИ. Выход элемента ИЛИ соединен с управл ющим входомThe most blissful technical solution to the invention is a device for measuring single errors, containing a register of receiving elements, a decoder, an OR element, a fixation element for terminating the reception of a code combination, a prohibition element. The outputs of the register of receiving elements are connected to the inputs of the decoder, the outputs of which correspond to the allowed combinations, are connected to the inputs of the OR element. The output of the element OR is connected to the control input.

элемента запрета, информационный в)еод которого соединен с вы содом элемента фиксации окончани  приема кодовой комбинации (2J. Недостатком устройства  вл етс  его низкое быстродействие, обусловленное тем, 5 исправление ошибки производитс  поочередным инвертированием символов входной КО: довой комбинации.the prohibition element, the information code of which is connected to the output of the fixing code reception end fixation element (2J. A drawback of the device is its low speed, 5 error correction is performed by inverting the characters of the input Q: binary combination).

Целью изобретени   вл етс  повышение быстродействи  устройства дл  обнаружени  одиночных ошибок.,The aim of the invention is to improve the speed of the device for detecting single errors.

Поставленна  цель достигаетс  тем, что в предлагаемое устройство вВедеиы группа элементов ИЛИ к группа элементов И. Выход элемента запрета соедииеи с первыми входа , мй элементов И группы. Вход тактовых им5 пульсов устройства соединен со вторыми вхо , да ми элементов И группы. Выходы дешифратора , соответствующие запрещенным комбинаци м , с(едИиеиы со входами элементов ИЛИ группы, выходы которых соединены с третьими Входами соответствующих элементов И групиы .The goal is achieved by the fact that in the proposed device in the video group of elements OR to the group of elements I. The output of the element of the prohibition is the first entry, the elements of the AND group. The input of the clock pulses of the device is connected to the second inputs, and the elements of the AND group. The outputs of the decoder corresponding to the forbidden combinations, c (units with the inputs of the elements OR groups, the outputs of which are connected to the third Inputs of the corresponding elements AND group.

. На чертеже изображена структурна  схема устройства дл  случа  применени  п тиэлементн 5Го кода (5, 2), (где 5 - число разр дов избыточного кода, 2 - число разр дов безырбыточиого кода).. The drawing shows a block diagram of a device for the case of application of a five-element 5Go code (5, 2), (where 5 is the number of bits of the redundant code, 2 is the number of bits of the open-source code).