SU612283A1 - Permanent storage - Google Patents

Description

1one

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано в устройствах с программные управле .нием.The invention relates to automation and computing and can be used in devices with software control.

Известно посто нное запоминвйэщее устройство трансформаторного типа, содержащее последовательно включенные числовые линейки , кажда  числова  линейка прошита числовыми шинами и подключена к дешифратоРУ 1.1.A permanent memory device of a transformer type is known, containing series-connected numerical rulers, each numerical ruler is stitched with numeric buses and connected to a decoder 1.1.

Недостатком этого устройства  влйетс  сложность гфошивки трансформаторов и заме-. ны числовых линеек.A disadvantage of this device is the complexity of the flashing of transformers and substitution. our line of numbers.

. Наиболее близким по техническому решению к предлагаемому  вл етс  устройство, содержащее накопитель, одни из выходов которого подключены к входаг усилителей считывани , а входы накопител  через ключи соеди}- ны с выходами основного дешифратора выборки, регистр и шины управлени  2J.. The closest in technical solution to the present invention is a device containing a drive, one of the outputs of which is connected to the input of the read amplifiers, and the drive inputs through the keys are connected to the outputs of the main sample decoder, register and control bus 2J.

При использовании таких посто нных запоминающих устройств (ПЗУ) количество усилителей , обмоток считыванг  , а также феррнтовых сердечников определ етс  количеством разр дов данного ПЗУ. Поэтому применение таких ПЗУ в устройствах дл  программного управлени  с большим количеством разр дов ограничено сложностью и громоздкостью ихWhen using such permanent storage devices (ROM), the number of amplifiers, readings windings, and also ferrant cores is determined by the number of bits of this ROM. Therefore, the use of such ROMs in devices for software control with a large number of bits is limited by the complexity and cumbersomeness of their

Нбкепйтелей в конструктивном отношении (налпчне механических устройств, обеспечивающих крепление н надежное касание составных частей), а также сложностью в технологическом отношении (трудность прокладки и замены числовых линеек при установке в них нераэбооных сердечников). При этоМ в таких ПЗУ каждый разр д требует своего усилител  считывани , которые, как правило,  вл ютс  многчжаскйдными к составл ют знаJQ чительный удельный вес в электронном оборудовании ПЗУ.The constructors in terms of design (mechanical devices that provide fastening and reliable contact of components), as well as technological complexity (difficulty in laying and replacing numerical lines when installing non-non-core cores). With this, in such ROMs, each bit requires its own read amplifier, which, as a rule, are multi-fold and constitute a significant specific gravity in the electronic equipment of the ROM.

. Таким образом, нар ду со сложностью ПЗУ, большим габаритами накопител  усложн етс  его прошивка, а также конструктивное изготовление .. Thus, along with the complexity of the ROM, the large size of the storage device complicates its firmware, as well as constructive manufacturing.

IS Цель изобретени  - увеличение информационной емкобтн устройства.IS The purpose of the invention is to increase the information capacitance of the device.

Поставленна  цель достигаетс  тем, что .запоминающее устройство содержит дополнительный дешифратор выборки и элементы И-НЕ, первые входы которых соединены The goal is achieved by the fact that the memory device contains an additional sampling decoder and NAND elements whose first inputs are connected

0 с соответстаующими выходами дополинтельиого дешифратора выборки и с выходами усилителей считывани , вторые входы всех элементов И-НЕ подключены к соответствующим шина. управлени , выходы одних из элёмент в И-НЕ под.спючены к регистру, выходы0 with the corresponding outputs of the additional sampling decoder and with the outputs of the read amplifiers, the second inputs of all AND-NES elements are connected to the corresponding bus. controls, the outputs of one of the elements in the IS-NOT are connected to the register, the outputs

элементов И-НЕ , соединены с соответствующими входами накопител . elements AND-NOT connected to the corresponding inputs of the drive.

На чертеже представлена структурна  схема запоминающего устройства.The drawing shows a block diagram of a storage device.

Запоминающе устройство содержит накопитель I, ОДНИ из входов которого через ключи 2 соединены е выходами основного дешиф- . р&тора выборки 3.The storage device contains a drive I, ONE of the inputs of which through keys 2 are connected by outputs of the main decipher-. p & sample 3.

Дополнительный дешифратор выборки 4 через одни нз входов элемеитов И-НЕ 5 подключен к соответствующим входам накопител  I, выходы которого через усилители считываинй 6 соединены с одними из входов элементов Л-НЕ 7. Другие входы элементов И-НЕ 5 и 7 подключены соответственно к управл ющим входам 8   9, а выходы всех элементе® И-НЕ 7 соединены с входами регистра 0, ОДИН из входов которого также соединен с у равлйкнднм входом 11. Выходы регнстра 10  шл ютсй разр дными выходами ПЗУ.Additional sample decoder 4 through one of the inputs of the elements AND-NOT 5 is connected to the corresponding inputs of the drive I, the outputs of which through the amplifiers of reader 6 are connected to one of the inputs of the elements L-NOT 7. The other inputs of the elements AND-NOT 5 and 7 are connected respectively to the controls The inputs 8 9 and the outputs of all the elements® AND-HE 7 are connected to the inputs of register 0, ONE of the inputs of which is also connected to the equalizing input 11. The outputs of the register 10 are sent by the discharge outputs of the ROM.

Ор  иалнчий управл ющих сигналов на выходе основного дешифратора выборки 3 и до олйительного дешифратора выборки 4, а также управл ющего сигнала на входе 8 происходит выборка информации из накопител  , соединенного с соответствующими выходамн ключа 2 и элемента И-НЕ 5.The control signals at the output of the main decoder of sample 3 and before the decoding decoder of sample 4, as well as the control signal at input 8, information is sampled from the accumulator connected to the corresponding output of the key 2 and the AND-NOT element 5.

. этом сигналы с накопител  1 через усилители считывани  6 поступают на одни из входов элементов И-НЕ 7. На других входах элементов И-НЕ 7, соединенных с управл ющим входом 8, в это врем  присутствует управл ющий сигнал, пропускающий со0таетсгвующую информацию с накопител  I жл  записи в регистр 0.. In this case, signals from accumulator 1 through read amplifiers 6 are fed to one of the inputs of the elements AND-NOT 7. At the other inputs of the elements AND-NOT 7 connected to control input 8, at this time there is a control signal transmitting information from accumulator I zhl entries in the register 0.

При исчезновении сигнала на управл ющем входе 8 и по влении через некоторое врем  сигнала на управл ющем входе 9-происходит выборка следующего информационного сигнала из накопител  1, соединенного с соответствующим выходом того же ключа 2 «.другого элемента И-НЕ 5, подключенного уже к управл ющему входу 9 и т, д., другиеWhen the signal at control input 8 disappears and after some time a signal appears at control input 9, the next information signal is sampled from accumulator 1 connected to the corresponding output of the same key 2 ". Another AND-NOT 5 connected to control input 9 and t, d., others

сигналы с накопител  1 через усилители 6 поступают в другие  чейки регистра 0 через элементы И-НЕ 7, по второму входу соединенные с управл ющим входом 9.the signals from accumulator 1 through amplifiers 6 enter other cells of register 0 through AND-NOT elements 7, connected to control input 9 via the second input.

После считывани  информации с разр дных выходов регистра 10 по управл ющему входу 11 производитс  установка  чеек регистра в исходное состо ние. После этого подают сигналы на дешифраторы выборки 3 и 4 дл  выборки информации из накопител  .After reading the information from the bit outputs of the register 10 through the control input 11, the register cells are reset. After that, signals are sent to the decoders of sample 3 and 4 for retrieving information from the accumulator.

Далее устройство работает аналогичным образом.Next, the device works in a similar way.

Сдвиг управл ющих сигналов по входам 8 и 9 выбирают не Meifbuie длительности переходных процессов в .считывающих обмотках накопител  1.The shift of the control signals at inputs 8 and 9 is chosen not by the Meifbuie for the duration of the transient processes in the reading windings of accumulator 1.

Claims (2)

1.Авторское свидетельство СССР № 269148, кл. G П С 7/02, 24.07.67.1. USSR Author's Certificate No. 269148, cl. G P S 7/02, 07.24.67. 2.Брик Е. А. Техника ПЗУ. М., «Советское радио, 1.973. с. 121.2.Brik E. A. ROM technique. M., “Soviet Radio, 1.973. with. 121.