SU612268A2 - Pseudorandom signal generator - Google Patents

Description

1one

Изобретение относитс  к вычислительной технике и может быть использовано при моделировании сложных радиолокационных сигналов.The invention relates to computing and can be used in the simulation of complex radar signals.

Из основного авт.св. № 430369 известен генератор псевдослучайных чисел , содержащий М- разр дный регистр сдвига, блок элементов И, первые входы которых соединены с выходами N -рар дного регистра сдвига, первый элемент ИЛИ, входы которого подключены к выходам блока элементов И, а - выход - к входу Сдвиг первого М-разр дного регистра сдвига с линейной обратной св зью, второй элемент ИЛИ, первый вход которого соединен с выходом N- разр дного регистра сдвига, а выход через первый формирователь с входами Запись и Сброс этого регистра, и блок управлени , выходы которого соединены с вторым входом второго элемента ИЛИ, с вторыми входами блока элементов И, через генератор тактовых импульсов - с входом Сдвиг N -разр дного регистра сдвига, с входами запись и Сбро первого М-разр дного регистра сдвига с линейной обратной св зью и через втрой формирователь с входами Запись и Сброс второго М-разр дного регистра сдвига с линейной обратнойFrom the main auth. No. 430369, a pseudo-random number generator is known that contains an M-bit shift register, a block of AND elements, the first inputs of which are connected to the outputs of the N –rnd shift register, the first OR element, whose inputs are connected to the outputs of the AND element block, and output to the input Shift of the first M-bit shift register with linear feedback, the second OR element, the first input of which is connected to the output of the N-bit shift register, and the output through the first driver with the Record and Reset inputs of this register, and the control unit, the outputs which is connected to the second input of the second OR element, to the second inputs of the AND block, via the clock generator to the Shift N-bit shift register input, to the Record and Clear inputs of the first M-bit shift register with linear feedback and through triple shaper with inputs Record and Reset the second M-bit shift register with linear reverse

СдвигShift

которого подсв зью , входwhose entrance

ключен к одному из выходов блока элементов И tIs connected to one of the outputs of the block of elements And t

Однако в этом устройстве точность относительной задержки ограничена величиной периода следовани  тактовых импульсов.However, in this device, the accuracy of the relative delay is limited by the duration of the clock pulse.

Цель изобретени  - повышение точности генератора.The purpose of the invention is to improve the accuracy of the generator.

Дл  достижени  поставленной цели генератор тактовых импульсов содержит основной генератор импульсов, расщепитель фазы, блок элементов и и элемент ИЛИ, выход которого  вл етс  выходом генератора тактовых импульсов , а входы соединены с выходами блока элементов И, первые входы которого  вл ютс  входами сигналов управлени , а вторые входы подключены к выходaiM расщепител  фазы, вход которого соединен с выходом основного генератора -импульсов, вход колорого  вл етс  входом генератора такТОВ1ЛХ импульсов.To achieve this goal, the clock pulse generator contains the main pulse generator, a phase splitter, a block of elements and an OR element, the output of which is the output of a clock generator, and the inputs are connected to the outputs of the AND block whose first inputs are control inputs, the second inputs are connected to the output of the phase splitter, the input of which is connected to the output of the main generator of pulses, the coloder input is the input of the pulse generator.

На чертеже изображена структурна  схема предлагаем9го устройства.The drawing shows a structural diagram of the proposed device.

Claims (1)

Генератор содержит расщепитель 1 фазы, элементы И 2, элемент 3 ИЛИ, N - разр дный кольцевой регистр 4 сдга , блок 5 элементов И, элементы ИЛИ 6 и Gj, М-разр дные регистры 7 и 8 сдвига с линейной обЬатной св зью, формирователи 9 и 9j импульсов, основной генератор 10 импульсов, блок 11 управлени . Выходы расщепител  1 фазы соединены соответственно с первыми входами блока элементов И 2, выходы которых через элемент ИЛИ 3 соединены с входо Сдвиг N -разр дног|р кольцевого регистра 4 сдвига. Разр дные выходы N-разр дного регистра4 соединены со ветственно с первыми входами блока 5 элементов И, выходы которых через элемент ИЛИ 6 соединены с входом Сдвиг М-разр дного регистра 7 сдвигов с линейной обратной св зью. Один их выходов блока 5 элементов И подключен на вход Сдвиг М-разр д ного регистра 8 сдвига с линейной обратной св зью. Выход N-разр дного регистра 4 через элемент ИЛИ 6 и формирователь 9 соединён со своими Запись и Сброс входами ход блока 11 управлени  соединен с BTOpfcJM входом элемента ИЛИ & с вторыми входами блока 5 элементов И, через генератор 10-с входом, расщепител  1 фазы, с вторыми входами эле ментов И 2, с входами Запись и Сброс регистра 7 и через формиро ватель 92 - с входами Запись и Сброс регистра 8. Генератор работает следующим образом . Заданный закон изменени  задержки во времени представл етс  в виде дво ичных М-разр дных кодов дл  грубого изменени  задержки, позиционных N-ра р дных кодов дл  точного изменени  задержки и позиционных К-разр дных коДов дл  более точного изменени  за держки и заноситс  в запоминающее устройство блока 11 управлени . В соответствии с заданным законом изме нени  задержки блок управлени  выраб т.ывает импульсы запуска, поступающие на входы .формирователей 9f и i которые осуществл ют сброс всех  чеек ре гистров 4 и 8, кроме того первой, куд записываетс  единица и .сброс  чеек регистра 7 с последующей записью в него М-разр дного кода, соответствующ го грубому значению заданной задержки Одновременно блок 11 управлени  осуществл ет подачу N-разр дного позиционного кода на один из входов блока 5 элементов И, чем достигаетс  установка точного значени  заданной относительной задержки до величины периода следовани  тактовых импульсов, и подачу К-разр дного позиционного кода на один из входов элементов И 2, чем достигаетс  установка более точного значени  заданной относительной задержки . Затем включаетс  генератор 10, импульсы .которого поступают через расщепитель 1 фазы, блок элементов И 2 и элемент ИЛИ 3 на продвиженийимпульса, записанного в  чейку регистра 4, от первой  чейки к N-й с последующим его вводом через элейент ИЛИ 6/j иформирователь 9|( снова в первую  чейку. Импульсы с относительной задержкой, определ емой Ы-разр дным кодом, поданным на входы блока 5 элементов И, через элемент ИЛИ 6 и непосредственно с одного из выходов блока 5 элементов И поступают на вход Сдвиг регистров 7 и 8. Импульсы, поступающие от генератора 10 на вход расщепител  1 фазы, по вл ютс  на всех его К выходах,смещенными относительно друг друга в пределах периода следовани  тактовых импульсов. Тактовые импульсы с относительной задержкой , определ емой К-разр дным кодом, поданным на входы элементов И 2, через элемент ИЛИ 3 поступают на вход Сдвиг регистра 4. Этим обеспечиваетс  увеличение точности относительной задержки до величиныТ Т/К , где Т - период следовани  тактовых импульсов, К - число интервалов разбиени  периода следовани  тактовых импульсов, и достигаетс  расшит рение функциональных возможностей генератора псевдослучайных сигналов. Формула изобретени  Генератор псевдослучайных чисел по авт.св. № 430369, отличающи йс Я тем, что, с целью повышени  точности , генератор тактовых импульсов содержит основной генератор импульсов, расщепитель фазы, блок элементов И и элемент ИЛИ, выход которого  вл етс  выходом генератора тактовых импульсов, а входы соединены с выходами блока элементов И, первые входы которого  вл ютс  входами сигналов управлени , а вторые входы подключены к выходам расщепител  фазы, вход которого соединен с выходом основного генератора импульсов, вход которого  вл етс  входом генератора тактовых импульсов.The generator contains a phase splitter 1, the elements AND 2, the element 3 OR, N is the bit ring register 4, the block 5 elements AND, the elements OR 6 and Gj, the M-bit registers 7 and 8 of the shift with the linear bond, the drivers 9 and 9j pulses, main pulse generator 10, control block 11. The outputs of the splitter 1 phase are connected respectively with the first inputs of the block of elements And 2, the outputs of which through the element OR 3 are connected to the input Shift N - bit size | p of the ring register 4 shift. The bit outputs of the N-bit register 4 are connected, respectively, with the first inputs of the block 5 elements AND whose outputs through the element OR 6 are connected to the input Shift of the M-bit register 7 shifts with linear feedback. One of the outputs of the block 5 elements And connected to the input Shift of the M-bit shift register 8 with a linear feedback. The output of the N-bit register 4 through the element OR 6 and the driver 9 is connected to its Record and Reset Inputs the stroke of the control unit 11 is connected to the BTOpfcJM input of the element OR & with the second inputs of the block 5 elements And, through the generator 10 with the input, the splitter of the 1 phase, with the second inputs of the elements I 2, with the inputs Record and Reset register 7 and through the generator 92 - with the inputs Record and Reset register 8. The generator works in the following way . The specified law of change in time delay is represented as binary M-bit codes for coarse change of delay, positional N-series of random codes for exact change of delay and positional K-bit codes for more accurate change of delay and stored in memory. device unit 11 controls. In accordance with the prescribed law of change in delay, the control unit triggers start pulses arriving at the inputs of formers 9f and i, which reset all cells of register 4 and 8, besides that, the unit and register cells 7 are reset. followed by recording the M-bit code corresponding to the coarse value of the specified delay. At the same time, the control block 11 feeds the N-bit position code to one of the inputs of the AND block 5, thus setting the exact value of the preset tnositelnoy delay to a value of the repetition period of the clock, and supplying K-bit position code on one of the inputs of AND 2 than is achieved more accurate installation meanings given relative delay. Then the generator 10 is turned on, the pulses of which are received through the phase splitter 1, the block of elements AND 2 and the element OR 3 for the advancement of the impulse recorded in the register 4 cell from the first cell to the Nth with its subsequent input through the element OR 6 / j and a former 9 | (again in the first cell. Pulses with a relative delay defined by a S-bit code applied to the inputs of block 5 AND elements, through the OR element 6 and directly from one of the outputs of block 5 And elements arrive at the input Shift of registers 7 and 8 The pulses from the generator 10 and the input of the phase splitter 1 appears on all of its K outputs shifted relative to each other within the clock period. 3 enters the Shift 4 register input. This provides an increase in the accuracy of the relative delay to the value of T T / K, where T is the clock pulse following period, K is the number of splitting intervals of the clock pulse following period, and an expansion of the functional cial capacity of the generator of pseudo-random signals. Claims of the Invention Pseudorandom Number Generator auth. No. 430369, distinguished by the fact that, in order to increase accuracy, the clock pulse generator contains the main pulse generator, phase splitter, AND block and OR element, whose output is the clock pulse output, and the inputs are connected to the outputs of the AND block The first inputs of which are control inputs and the second inputs are connected to the outputs of the phase splitter, the input of which is connected to the output of the main pulse generator, the input of which is the input of the clock generator. ГR