SU611251A1 - Semi-permanent storage - Google Patents

Description

Изобретение относитс  к вь ислительной технике и может быть использовано дл  хранени , считывани , а также электрической :перезаписи информации (микропрограмм, таблиц функций, значений констант и т.д.) в цифровых вычислительньгх машинах и устройствах дискретной автоматики.The invention relates to the information technology and can be used for storing, reading, and also electrical: rewriting information (microprograms, function tables, constant values, etc.) in digital computing machines and devices of discrete automation.

Известны полупосто нные запоминающие устройства (ПОЗУ), содержаише накопитель матричного типа, допускающий электрическую перезапись (репрограммирование) хран щейс  в нем информации Сх} . В состав таких ППЗУ обычно вход т также входной регистр, дешифраторы, элементы И (схемы совпадени ) и ИЛИ, входные и выходныеPermanent memory devices (ROM) are known, containing a matrix-type storage device that allows electrical overwriting (reprogramming) of the information stored in it Cx}. These EPROMs typically also include an input register, decoders, AND elements (coincidence circuits) and OR, input and output

ключи. Наиболее близким к изобретению по схеме организации  вл етс  запоминающее устройство, содержащее накопитель матричного типа, входы которого подключены к выходам первых элементов И, одни из входов которых соединены с выходами первого дешифратора, вход которого подключен к одному из выходов входного регистра, другой выход которого соединен со входом второго дешифратора, выходы второго дешифратthe keys. The closest to the invention according to the organization scheme is a memory device containing a matrix type accumulator, the inputs of which are connected to the outputs of the first AND elements, one of the inputs of which is connected to the outputs of the first decoder, the input of which is connected to one of the outputs of the input register, the other output of which is connected with the input of the second decoder, the outputs of the second decoder

ра подключены к первым входам вторых элементов И, выходы которых подключены к вервым входам элементов ИЛИ, а выходы элементов ИЛИ соединены с первыми входами выходных ключей, вторые входы которых подключены к выходам накопител  2j , Однако дл  осуществлени  стирани  старой и записи новой информации в нем требуетс  большое число дополнительных выводов, что снижает надежность функционировани  устройства.Pa connected to the first inputs of the second elements AND, the outputs of which are connected to the first inputs of the OR elements, and the outputs of the OR elements connected to the first inputs of the output keys, the second inputs of which are connected to the outputs of the drive 2j, However, to erase the old and write new information in it a large number of additional findings, which reduces the reliability of the device.

Целью изобретени   вл етс  повышение надежности. В предлагаемом устройстве эгб достигаетс  тем, что оно содержит ключ записи и ключ стирани  и считывани , выход которого подключен к выходу клюна записи и ко вторым входам первых элементов И, ход ключа записи подключен ко вторым входам вторых элементов И, а вход ключа стирани  и считывани  соединен со вторымк входами элементов ИЛИ.The aim of the invention is to increase reliability. In the proposed device, the EGB is achieved in that it contains a write key and an erase and read key, the output of which is connected to the output of the write key and to the second inputs of the first And elements, the stroke of the recording key is connected to the second inputs of the second And elements, and the key is erased and read connected to the second inputs of the elements OR.

На чертеже показана схема предлагаемого устройства.The drawing shows a diagram of the proposed device.

Оно содержит входной регистр 1, один из выходов которого, представл юишй собойIt contains an input register 1, one of the outputs of which is your own

совокупность шин от первой группы разр дов кода адреса, подключен ко входу первого дешифратора 2, а другой выход (совокупность шин от второй группы разр дов кода адреса) - ко входу второго дешифратора 3. Выходы дешифратора 2 подключены к первым (управл ющим)входам первых элементов И 4, выходы которых соединены со входами накопител  5, Вторие входы элементов И 4 подключв цы к соединенным между собой выходам ключе записи 6 и ключа стирани  и считывани  7, Вх 8 ключа записи 6 предназначен дл  подачи служебного сигнала Запись } входы 9 и 10, соответственно, служат дл  подачи служебных сигналов Стирание и Считывание, Выходы второго дешифратора 3 подключены к первым входам вторых элементов И 11, вторые входы которых соединены со входом 8, Выходы элементов И 11 подключены к первьгм входам элементов ИЛИ 12, вторые входы которых подключены ко- входу ключа стирани  и считывани  7, Выходы элеMeHToiB ИЛ.И,12 соединены с первыми входами выходных ключей 13, вторые входы которых подключены к выходам накопител  5. Вых1эды 14 ключей 13 служат дл  выдачи сигналов считывани , В накопителе 5 условно показан запоминающий элемент, состо щий из последовательно соенииенного бистабильного переключател  IS и полупррводникового диода 16, Элемент ИЛИ 17 подключён ко входу ключа стирани  и считывани  7и ко входам элементов ИЛИ 12. ; Предлагаема ПШУ работает в трех режимах: записи, стирани  и считывани , В режиме записи во входной регистр 1 поочередно занос тс  коды адреса тех  чеек накопител  5, в которые требуетс  запйсать информацию. Перва  группа разр дов кода ощэеделает номер . строки, а втора  - номер столбца аакопител  5. При постуил - НИИ иа вход дешифратора 2 первой группы разр дов на управл ющий в,ход элемента И 4, вь соа которого подключен к требуемой строке накопител  5, подаетс  разрешающий сигнал. Втора  rpjrnm разр дов кода адреса посгуаа&е на второго дешифратора 3, разре шающий сигнал при этом подаетс  на вход элемента И 11, соответствующего требуемому столбцу накопител  5, После занесе ни  во входной регистр 1 очереэного кода адреса на вход 8 подаетс  Сигнал Запись, который поступает на вход ключа записи в и на вторые входы всех элементов И 1.1, При. этом на выходе ключа записи 6 формируетс  импульс напр жени  дл  записи информации. Импульс записи поступает на вторые входы всех элементов И 4, но на соответствующую строку накопител  5 через элемент И 4 импульс записиa set of tires from the first group of bits of the address code is connected to the input of the first decoder 2, and another output (a set of tires from the second group of bits of the address code) to the input of the second decoder 3. The outputs of the decoder 2 are connected to the first (control) inputs of the first And 4 elements, the outputs of which are connected to the inputs of drive 5, Secondary inputs of elements AND 4 connect to the interconnected outputs of the write key 6 and the erase and read key 7, Bx 8 of the write key 6 is intended to provide a service signal Record inputs 9 and 10 appropriate They are used to supply service signals Erase and Read, the outputs of the second decoder 3 are connected to the first inputs of the second elements AND 11, the second inputs of which are connected to input 8, the outputs of the elements 11 and 11 are connected to the first inputs of the elements OR 12, the second inputs of which are connected the key of the erase and read 7, the outputs of the MeHToiB IL.I, 12 are connected to the first inputs of the output keys 13, the second inputs of which are connected to the outputs of the accumulator 5. The outputs 1 and 14 of the keys 13 serve to issue read signals, the memory 5 conditionally shows a memory guide member consisting of a series soeniiennogo bistable switch and IS poluprrvodnikovogo diode 16, OR element 17 is connected to the input of the erase key and the read element 7 and to the inputs of OR 12; The proposed PSHP operates in three modes: write, erase, and read. In the write mode, the input register 1 alternately records the address codes of those cells of drive 5, into which information needs to be recorded. The first group of code bits is assigned a number. rows, and the second is the column number of the accumulator 5. When Postuil is the SRI and the input of the decoder 2 of the first group of bits for the controller, the stroke of the AND 4 element, which is connected to the required row of the accumulator 5, the enabling signal is given. The second rpjrnm bits of the address code are ordered to the second decoder 3, the enabling signal is fed to the input of the And 11 element corresponding to the required column of the accumulator 5, after being written to the input register 1 of the address code to the input 8, the Signal Record is fed, which enters the input of the record key in and to the second inputs of all elements AND 1.1, At. this, at the output of the write key 6, a voltage pulse is formed for recording information. The write pulse arrives at the second inputs of all AND 4 elements, but to the corresponding row of accumulator 5 through an AND 4 pulse record element

поступает только в том случае, если на первом входе элемента И 4 имеетс  разрешающий сигнал от дешифратора 2, Совпадение служебного сигнала .Запись с разрэгшающим сигналомот дешифратора 3 на входе одного из элементов И 11 приводит к передаче с его выхода через соответствующий элемент ИЛИ 12 разрешающего сигнала на вход соответствующего вьгходного ключа 13, Этот ключ открьгеаетс , и дл  запоминающего элемента, включенного между соот ветствуюшим столбцом и выбранной строкой, электричесгса  цепь записи оказываетс  замкнутой. Все другие вьгходные ключи 13 остютс  закрытыми, из-за чего дл  остальных за минающих элементов выбранной строки накопител  5 электрическа  цепь записи оказьтваетс  разомкнутой.arrives only if the first input of the AND 4 element contains the enable signal from the decoder 2, the overlap of the service signal. Recording with the relaxer signal from the decoder 3 at the input of one of the AND 11 elements causes its output to be transmitted through the corresponding OR 12 element to the input of the corresponding input key 13, This key is unlocked, and for the storage element included between the corresponding column and the selected row, the write circuit is closed. All the other start keys 13 remain closed, because of which for the remaining transmitting elements of the selected row of the accumulator 5, the electrical recording circuit is open.

Таким образом, в теч:ение импульса записи в заданное состо ние первйлючаетс  только один запоминающий элемент, адрес которого занесен во входной регистр 1.Thus, during a write pulse in a given state, only one storage element is entered, whose address is stored in the input register 1.

После окончани  импульса записи бывшие открьггыми элементы 4, 11, 12 и ключ 13 закрьшаютс , и устройство оказываетс  готовым к приему очередного кода адреса и записи следующего бита информации либо к переходу в другой режим работы. В отличие от режима зап си в остальных двух режимах стирание и считывание производ тс  не отдельиь1ми бйтамй, а целыми словами разр дность которых определ етс  количеством столбцов накопител , вьшолнаюших в данном случае огнкции разр дных шин (а строки-функаии числовых шин). Дл  этого во входной регистр 1 заноситс  код адреса стираемого (или считьюаемого) слова, определ ющий номер строки (числовой шины) накопител  S, в которую $то слово записано Код адреса заноситс  В первую группу разр дов регистра 1 и, поступа  с них на дешифратор 2, приводит к по влению разрешающего сигнала иа первом (управл ющем ) входе соотве1х:твуюшего элемента И 4, Втора  группа разр дов регистра 1 в режиме стирани  и считывани  остаетс  незадействованной, а дешифратор 3 заблокирован элементами И 11, открываемыми только в режиме записи. После подали кода адреса в регистр 1 на вхо  9 подаетс  служебный сигнал Стирание (а при считьтании - на вход 10 служебньгй сигналAfter the end of the write pulse, the outgoing elements 4, 11, 12 and the key 13 are closed, and the device is ready to receive the next address code and to record the next bit of information or to switch to another mode of operation. In contrast to the recording mode, in the other two modes, erasing and reading are not performed by individual bits, but by whole words, the size of which is determined by the number of drive columns, which in this case are full of tires (in the case of numeric tires). For this purpose, the address code of the word to be erased (or counted) is entered into input register 1, which determines the line number (number bus) of drive S, in which $ that word is written Address code is entered into the first group of bits of register 1 and received from them to the decoder 2, leads to the appearance of a permitting signal at the first (control) input respectively: your element AND 4, the second group of bits of register 1 in the erase and read mode remains unused, and the decoder 3 is blocked by AND 11 elements that can only be opened in write mode. After the address code has been filed, register 1 at input 9 is given a service signal Erase (and when it is found, at the input 10 is a service signal

Считывание), Этот сигнал, поступа  на вторые входы элементов ИЛИ 12, приводит к по влению разрешающих сигналов на первых (управл ющих) входах всех выходных ключей . 13, благодар  чему все они открываютс . Одновременно служебный сигнал Страние (Считывание) поступает на вход ключа стирани  и считывани  7, в результате чего на вьгходе этого ключа формируетс  импульс напр жени  (или тока), требуемого дл  стирани  (сгштывани ) информации. Этот импульс поступает на вторые входы всех элементов И 4, но пропускаетс  на соответс вующую строку накопител  5 только тем иэ них, на первый вход которого подан разрешающий сигнал от де11ги4 атора 2. Поскольку все выходные ключи 13 открьгты, цепь стирани  (считывани ) оказываетс  замкнутой одновременно дл  всех запоминающих элементов накопител  5, подключенных к выбранной строке. Благодар  этому в режиме стирани  все они переключаютс  в исходное состо ние, В режиме считывани  длительност ( или амплитуда, или то и другое вместе) сл жебного сигнала Считывание выбираетс  гораздо меньше, чем у служебного сигнала Стирание. Соответственно меньше (по длительности и/или амплитуде) .также и импульс формируем ьШ на выходе ключа стирани  и считывани  7 и поступающий на выбранную строку накопител  5. Энергии этого импульс недостаточно дл  переключени  запоминак ишх элементов накопител  в исходное состо  ние. Поэтому при считывании стирани  за- писанной информации не происходит. Но величина тока, протекающего через каждый запоминающий элемент на второй вход соот:ветствующего выходного ключа 13, зависит от того, в каком состо нии этот запоминающий элемент находитс , И в зависимости от этого на выходах 14 ключей 13 формируютс  сигналы считьюани  нул  или единицы, ПосЛе окончани  служебного сигнала Счить ние (Стирание) открытый элемент И 4, элементы ИЛИ 12 и вькодные ключи 13 за1фываютс , и устройство оказываетс  гоTOBbiM к считыванию (стиранию) следующего слова либо к переходу в режим записи. Допустим, что- накопитель 5 представл ет собой матрицу, образуемую двум  изолированными , но пересекающимис  между собой системами провод щих шин (строк и столбпов ), в каждое перекрестие которой включе;ны последовательно соединенные бистабильный переключатель 15 и диод 16, Бистабиль |ный переключатель представл ет собой полуп водниковый элемент, способный под воздейст вием соответствующих электрических импульс измен ть свое сопротивление на несколько пор дков и надежно сохран ть любое из двух состо ний в течение длительного времени , в том числе и при отключенном питании . Такие бистабильные переключатели изготавливаютс , например, из полупроводниковых материалов, в которых возможны многократные фазовые превращени  иэ аморф ного состо ни  в кристаллическое и обратно, В исходном непровод щем состо нии такой бистабильный переключатель имеет большое сопротивление (пор дка 1-10 МОм), При воздействии импульса напр жени  с ампли-г тудой больше определенной кристаллической величины (обычно 15-25 В) в нем происхоант электрический пробой с формированием кристаллического провод щего канала, в результате чего бистабильный переключатель переходит в провод щее состо ние с сопротивлением пор дка 1 кОм, в котором может стабильно оставатьс  неопределенное врем , Этот процесс и называетс  в данном елу чае Запись информации. Дл  перевода бистабильного переключател  обратно в непрово щее состо ние (Стирание информашш), через него необходимо пропустпнть импульс тока большой величины (обычно 1О-1ОО мА), достаточной дл  расплавлени  кристаллического провод щего канала, материал которого в результате бьгстрого остывани  оп ть Возвращаетс  в непровод щее аморфное состо ние . При использовании такого накопител  ключ записи 6 может быть вьтолнен, например, на орнове одного м -р- ,п -транзистора (на чертеже не . показан), , база которого подключена ко входу 8, а коллектор - к источнику напр жени  записи (20-ЗО В), и подсоединенного к его эмиттеру резистора , необходимого дл  ограничени  тока, после переключени  бистабильного переключател  в провод щее состо ние. Второй конец этого резистора и будет выходсэм ключа записи 6. Дл  реализации ключа стирани  и считывани  7 необходим, . например, более мощный W -р- и транзистор, коллектор которого подключаетс  к источнику напр жени  стирани  и считывани , эмнт тер - к выходу ключа записи 6, а база - к выходу элемента ИЛИ 17, выполненного на диодной сборке. Элементы 4 могут, например , представл ть собой аналогичные И -рYl -транзисторы, базы которых подключены к соответствующим выходам дешифратора 2, эмиттеры - к соответствующим строкам накопител  5, а все коллекторы - к общему выходу ключей 6 и 7. Выходные ключи 13 могут быть выполнены также на основе j-f р fj -транзисторов по схеме эмиттерного повторител , в котором коллектор поцкгиочен к соответствующему столбцу накопител  ;5, база - к выходу соответствующего элемента ИЛИ 12, а обща  точка эмиттера и нагрузочного резистора - к выходу 14, Считывание в этом случае должно произвоцитьс  короткими импульсами (пор дка О,1-1,О мк/с) с длительность, намного меньшей, чем требуетс  дл  стирани  информации (обычно 1-10 м/с). При построении ППЗУ потвнп(ального типа, где возможна больша  или-Reading), This signal, arriving at the second inputs of the elements OR 12, results in the appearance of enabling signals at the first (control) inputs of all output keys. 13, thanks to which they all open up. At the same time, the Overhead (Read) service signal is fed to the input of the erase key and read 7, as a result of which a voltage (or current) pulse is generated at the input of this key to erase (collapse) information. This impulse arrives at the second inputs of all elements of AND 4, but only the one line of those accumulator 5 is passed to the corresponding row of the accumulator 5, the first input of which is supplied with the enabling signal from step 11 of 2. Since all output keys 13 are open, the erase (read) circuit is closed at the same time for all storage elements of the accumulator 5 connected to the selected line. Due to this, in the erase mode, all of them are switched to the initial state. In the read mode, the duration (or amplitude, or both) of the read signal is selected much less than that of the Erase service signal. Accordingly, it is less (in duration and / or amplitude). A pulse also forms an output 7 erase and read key 7 and arrives at the selected drive line 5. This impulse does not have enough energy to switch the storage elements to the initial state. Therefore, when reading erase written information is not happening. But the amount of current flowing through each storage element to the second input of the corresponding: output key 13 depends on the state in which the storage element is located, and depending on this, the outputs 14 of the keys 13 form the zero or unit signals, After the end of service signal Linking (Erasing) an open element AND 4, elements OR 12 and code keys 13 are closed, and the device is ready for reading (erasing) the next word or switching to the write mode. Assuming that drive 5 is a matrix formed by two isolated but intersecting systems of conductive buses (rows and columns), each intersection of which includes a serially connected bistable switch 15 and a diode 16, the bistable switch is It is a semi-water element capable of changing its resistance by several orders under the influence of the corresponding electrical impulse and reliably maintaining either of the two states for a long time, including the power off. Such bistable switches are made, for example, of semiconductor materials in which multiple phase transformations of the amorphous state into a crystalline state and vice versa are possible. In the initial nonconductive state, such a bistable switch has a high resistance (in the order of 1-10 MΩ). a voltage pulse with an amplitude higher than a certain crystalline value (usually 15-25 V) an electrical breakdown occurs in it with the formation of a crystalline conducting channel, as a result of which The switch becomes conductive with a resistance of the order of 1 kΩ, which can be stably maintained for an indefinite time. This process is called Information recording in this project. To transfer the bistable switch back to the non-conducting state (Erasing information), it is necessary to pass a large current pulse (usually 1 O-1OO mA) sufficient to melt the crystalline conductive channel, the material of which is rapidly re-heated again. amorphous state. When using such a drive, write key 6 can be executed, for example, on one of one m-p, n-transistors (not shown in the drawing), whose base is connected to input 8, and the collector to the recording voltage source (20 -ZO B), and a resistor connected to its emitter, necessary to limit the current, after the bistable switch is switched to the conducting state. The second end of this resistor will be the output of write key 6. To implement the erase and read key, 7 is needed,. for example, a more powerful W -p and transistor, the collector of which is connected to the source of erase and read voltage, the emulator ter to the output of write key 6, and the base to the output of the element OR 17, made on a diode assembly. Elements 4 can, for example, be similar AND -pYl-transistors, the bases of which are connected to the corresponding outputs of the decoder 2, emitters to the corresponding lines of accumulator 5, and all collectors to the common output of keys 6 and 7. Output keys 13 can be also made on the basis of jf p fj transistors according to the emitter follower circuit, in which the collector is pushed to the corresponding drive column; 5, the base is to the output of the corresponding element OR 12, and the common point of the emitter and load resistor is to output 14, Read to e In this case, short pulses (of the order of O, 1-1, Om / s) with a duration much shorter than that required to erase information (usually 1-10 m / s) should be produced. When constructing an EPROM POTVNP (oval type, where a large or