SU610300A1 - Коммутатор - Google Patents
КоммутаторInfo
- Publication number
- SU610300A1 SU610300A1 SU762343398A SU2343398A SU610300A1 SU 610300 A1 SU610300 A1 SU 610300A1 SU 762343398 A SU762343398 A SU 762343398A SU 2343398 A SU2343398 A SU 2343398A SU 610300 A1 SU610300 A1 SU 610300A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- information
- input
- outputs
- blocking
- Prior art date
Links
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Description
1
Изобретение относитс к области св зи и может найти применение в аппаратуре передачи данных и электронной коммутации.
Известны коммутаторы, содержащие дешифраторы адреса, регистры информации , триггер тактов, схему НЕ, блоки пам ти, схемх распределени приоритетов и адресные шины, причем регистры информации и триггер тактов подключены к соответствующим входам схемы распределени приоритетов, выходы которой соединены с адресными шинами l.
-Недостатком коммутаторов вл ютс узкие функциональные возможности,
Известен также коммутатор, содержащий адресный дешифратор, блоки адресного переключени , блок объединени , при этом первые и вторые входы блоков адресного переключени подключены- к выходам адресного дешифратора и к шине стробирующих импульсов соответственно , а выходы - ко входам блока объединени , выход которого вл етс выходом коммут 5ора 2 .
Недостатком такого коммутатора в л етс ограниченность функциональных возможностей..
Целью изобретени вл етс расширение функциональных возможностей коммутатора .
Эта цель достигаетс тем, что в коммутатор, содержащий адресный дешифратор , блоки адресного переключени , блок объединени , при этом первы и вторые входы блоков адресного переключени подключены к выходам адресного дешифратора и к шине стробирующих имцульсов соответственно, а выходы - ко входам блока объединени . выход которого вл етс выходом коммутатора , введены устройства блокировки общего входа, блокировки информационных входов, два элемента Запрет , при этом первые входы устройст блокировки информационных входов соединены с информационными входами коммутатора, вторые - с первым входом управлени и входом первого элемента Запрет , а выходы устройств блокировки информационных входов и первого элемента Запрет подключены к третьим входам блоков адресного переключени и второму входу устройства блокировки общего входа соответственно , причем первый вход устройст ва блокировки общего входа соединен с общим входом коммутатора, а выход
устройства блокировки общего входа подключен к четвертым входам блоков адресного переключени , выходы которых соединены с первыми входами устройства блокировки информационных выходов -и соответствующими входами блока объединени , при этом выходы устройств блокировки информационных выходов вл ютс информационными выходами коммутатора, вторые .входы устройств блокировки информационных выходов и вход второго элемента Запрет объединены со вторым входом управлени , кроме того, выход второго элемента Запрет соединен с соответствующим входом блока объединени ,
На чертеже приведена функциональна схема коммутатора.
Коммутатор содержит адресный дешифратор 1, устройства 2 блокировки информационных входов и общего входа первый и второй элементы Запрет 3, общий вход 4, общий выход 5, блоки адресного переключени 6, информационные входы 7, информационные выходы 8, устройства 9 блокировки информационных выходов, блок объединени 10, первый вход 11 управлени , второй вход- 12 управлени , шину 13 стробирующих импульсов, входы 14 адресного дешифратора.
Коммутатор работает следующим образом ..
С помощью сигналов управлени X и у , подаваемых на входы 11 и 12, устанавливаютс четыре режима работы устройства:
а) у о - соответствует поочередному подключению информационны входов 7 к общему выходу 5;
б)х 0, соответствует поочередному подключению общего входа 4 к информацч. выходам 8.
в) соответсТву-ет поочередному подключению информационны входов 7 к соответствующим информационным выходам 8;
г), 1. соответствует подключению общего входа 4 к общему выходу 5.
Очередность подключени входов к выходам задаетс с помощью сигналов, поступающих на входы 14 дешифратора
При , блокируютс выходы 8 и общий вход 4.
В этом режиме сигналы с входов.7 поочередно поступают на общий выход 5. При этом дешифратор 1 в соответствии с адресом открывает блоки переклчени 6, которые пропускают сигналы с устройств 2 на блок объединени 10 Сигнал х через первый элемент 3 поступает на вход устройства 2, запрща поступление сигналов на входы блоков 6. Сигнал поступает на
вход устройства 9 и запрещает поступление сигналов на выходы 8.
Кроме того, сигнал 1( О поступает через второй элемент 3 на вход блока
.5 10 ч открывает его.
При О, у l производитс распреде .ление сигналов, поступающих на общий вход 4 по информационным выходс1М 8. Пр1И этом сигнал )( О поступает на
10 вход устройства 2 и через первый элемент 3 на устройство 2 блокировки общего входа 4. Устройство 2 блокировки информационных входов закрываетс , а устройство 2 блокировки общего входа 4 открываетс .
Сигнал уь l Открывает устройства 9 блокировки информационных выходов и закрывает блок объединени 10. Сигналы с общего входа 4 проход т через блоки адресного переключени 6 и поступают на ифнормационные выходы 8 в соответствии с адресом, подаваемым на дешифратор 1.
При , устройство 2 бЛО25 кировки общего входа 4 и блок объединени 10 закрываютс , а. устройство 2 блокировки информационных входов и устройства 9 открываютс .. Сигналы с информационных входов 7 поступают
2Q через устройства 2, блоки адресного переключени б и устройства 9 на выходы 8 в соответствии с сигналами, поступающими на входы 14 дешифратора 1 .
При х.0, у О , устройства 2 бло35 кировки информационных входов и устройства 9 закрываютс , а устройство 2 блокировки общего входа и блок 10 открываютс . Сигналы со входа 4 чере устройство 2 блокировки общего входа
4 один из блоков б, номер которого соответствует сигналам на входах 14 дешифратора 1, и блок 10 поступают на общий выход 5.
При прохождении информационных сиг
45 налов через устройство производитс их инвертирование, а также стробирование тактовыми импульсами, поступающими с шины 13.
Коммутатор позвол ет подключать
50 общий информационный вход к общему . информационному выходу, а также пооч0редно к различным информационным выходам , а информационные входаг - к соответствующим информационным выходам устройства.
Claims (2)
1.Авторское свидетельство СССР № 447836, кл. Н 03 К 17/00, 03.06.74
2.Патент ClUA 3832690, кл. 340-147 LP, 10.07.74.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762343398A SU610300A1 (ru) | 1976-04-08 | 1976-04-08 | Коммутатор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU762343398A SU610300A1 (ru) | 1976-04-08 | 1976-04-08 | Коммутатор |
Publications (1)
Publication Number | Publication Date |
---|---|
SU610300A1 true SU610300A1 (ru) | 1978-06-05 |
Family
ID=20655434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU762343398A SU610300A1 (ru) | 1976-04-08 | 1976-04-08 | Коммутатор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU610300A1 (ru) |
-
1976
- 1976-04-08 SU SU762343398A patent/SU610300A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU610300A1 (ru) | Коммутатор | |
SU1045242A1 (ru) | Устройство дл приема информации | |
SU1067185A1 (ru) | Кодовый замок | |
SU490125A1 (ru) | Устройство дл моделировани совместной работы многоканальных систем св зи | |
SU1481778A1 (ru) | Устройство дл сопр жени магистрали с каналом св зи | |
SU928640A1 (ru) | Многоканальный коммутатор | |
SU1042180A1 (ru) | Коммутатор | |
SU960775A2 (ru) | Многоканальное устройство дл стабилизации посто нного напр жени | |
SU1415433A1 (ru) | Формирователь импульсов по фронтам входного сигнала | |
SU1166111A1 (ru) | Устройство дл подключени источников информации с измен емыми приоритетами к магистрали | |
SU773931A1 (ru) | Многоканальный коммутатор | |
SU1405043A1 (ru) | Устройство дл ввода информации | |
SU1069158A1 (ru) | Шифратор-дешифратор позиционного @ -импульсного кода | |
SU1539784A1 (ru) | Дешифратор на N входов с контролем | |
SU416882A1 (ru) | ||
SU1394439A1 (ru) | Устройство дл передачи данных с переключением каналов св зи | |
SU815911A1 (ru) | Многоканальный коммутатор | |
SU694855A1 (ru) | Устройство дл ввода информации | |
SU476563A1 (ru) | Ячейка однородной сети дл трассировки межсоединений радиоэлектронных схем | |
SU928668A1 (ru) | Приемник биимпульсных сигналов | |
SU1557671A1 (ru) | Устройство дл вычитани и добавлени импульсов | |
SU1492455A1 (ru) | Устройство дл формировани серий импульсов | |
RU2037964C1 (ru) | Устройство для передачи и приема информации | |
SU999056A1 (ru) | Устройство дл приоритетного подключени источников информации | |
SU1019600A1 (ru) | Устройство дл формировани импульсных последовательностей |