SU604172A2 - Устройство фазировани - Google Patents

Устройство фазировани

Info

Publication number
SU604172A2
SU604172A2 SU762398922A SU2398922A SU604172A2 SU 604172 A2 SU604172 A2 SU 604172A2 SU 762398922 A SU762398922 A SU 762398922A SU 2398922 A SU2398922 A SU 2398922A SU 604172 A2 SU604172 A2 SU 604172A2
Authority
SU
USSR - Soviet Union
Prior art keywords
inputs
output
input
correction
pulse
Prior art date
Application number
SU762398922A
Other languages
English (en)
Inventor
Николай Петрович Галкин
Original Assignee
Предприятие П/Я Г-4492
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4492 filed Critical Предприятие П/Я Г-4492
Priority to SU762398922A priority Critical patent/SU604172A2/ru
Application granted granted Critical
Publication of SU604172A2 publication Critical patent/SU604172A2/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Claims (2)

  1. Изобретение относитс  к технике св зи и может использоватьс  дл  повышени  надежности и качества радиосв зи. По основному авт. св. № 403094 известно устройство фазировани , содержащее опорный генератор и коррекционный узел, состо щий из предварительного делител  частоты, выход которого подключен через первый управл ющий узел к входу управл емого делител  частоты , а к двум другим входам первого управл ющего узла через интегратор подключены соотнЕтствующие выходы фазового дискриминатора , к одному из входов которого подключен выход управл емого делител  частоты, между выходом опорного генератора и входом предварительного делител  частоты коррекционного узла подключен дополнительно введенный второй управл ющий узел, к двум другим входам которого подключены соответствующие выходы дополнительно введенного блока формировани  коррекционных импульсов, к входу «синхросигнал которого подключен выход управл емого делител  частоты коррекционного узла, при этом к другим входам блока формировани  коррекцнонных импульсов подключены соответствующие выходы дополнительно введенного датчика изменени  частоты. Однако такое устройство фазировани  обладает низкой точностью фазировани . Цель изобретени  - повышение точности фазировани . Дл  этого в устройство фазировани , содержащее опорный генератор и коррекционный узел, состо щий из предварительного делител  частоты, выход которого подключен через первый управл ющий узел к входу управл емого делител  частоты, а к двум другим входам первого управл ющего узла через интегратор подключены соответствующие выходы фазового дискриминатора, к одному из входов которого подключен выход управл емого делител  частоты, между выходом опорного генератора и входом предварительного делител  частоты коррекционного узла подключен дополнительно введенный второй управл ющий узел, к двум другим входам которого подключены соответствующие выходы дополнительно введенного блока формировани  коррекционных импульсов , к входу «синхросигнал которого подключен выход управл емого делител  частоты коррекционного уала, при этом к другим входам блока формировани  коррекционных импульсов подключены соответствующие выходы дополнительно введенного датчика изменени  частоты , введены блок выделени  фронтов входного сигнала, селектор импульсов «опережени , селектор импульсов «отставани  и два блока сравнени , нри этом выход блока выделени  фронтов входного сигнала подключен к соответствующему входу фазового дискриминатора и к одному из входов селектора импульсов «опережени  и селектора импульсов «отставани  ; к другим входам которых подключены соответствующие выходы управл емого делител  частоты, а выходы селектора импульсов «опережени  и селектор импульсов «отставани  соответственно через первый и второй блоки сравнени  - к входам «сложение .и вычитание датчика изменени  частоты . На чертеже дана структ;урна  электрическа  схема предлагаемого устройства.. Устройство фазировани  содержит опорный генератор 1 и коррекционный узел 2, состо щий из предварительного делител  3,частоты, выход которого подключен через первый управл ющий узел 4 к входу управл емого делител  5 частоты, а к двум другим входам первого управл ющего узла 4 через интегратор 6 подключены соответствующие выходы фазового дискриминатора 7, к одному из входов которого подключен выход управл емого делител  5 частоть: , между выходом опорного генератора 1 и входом предварительного делител  3 частоты коррекционного узла 2 подключен дополнительно введенный второй управл ющий узел 8, к двум другим входам которого подключены соответствующие выходы дополнитель но введенного блока 9 формировани  коррекционных импульсов, к входу «синхросигнал которого подключен выход управл емого делител  5 частоты коррекционного узла 2, при этом к другим входам блока 9 формировани  коррекционных импульсов подключены соответствующие выходы дополнительно введенного датчика 10 изменени  частоты, блок 11 выделени  фронтов входного сигнала, селектор 12 импульсов «опережени , селектор 13 импульсов «отставани  и два блока 14 и 15 сравнени , при этом выход блока 11 выделени  фронтов входного сигнала подключен к соответствующему входу фазового дискриминатора 7 и к одному из входов селектора 12 импульсов «опережени  и селектора 13 импульсов «отставани , к другим входам которых подключены соответствующие выходы управл емого делител  5 частоты, а выходы селектора 12 и.мпульсов «опережени  и селектор 13 импульсов «отставани  соответственно через первый 14 и второй 15 блоки сравнени  подключены к входам «сложение и «вычитание датчика 10 изменени  частоты. Устройство работает следующим образом. Сигнал опорного генератора 1 через второй управл ющий узел 8 поступает на коррекционный узел
  2. 2. Информационный сигнал подаетс  на блок 11 выделени  фронтов входного сигнала , с выхода которого импульсы, соответствующие фронтам сигнала, поступают на вход фазового дискриминатора 7, на второй вход которого поступает сигнал с двойной частотой манипул ции с выхода управл е.мого делител  5 частоты, , формиру  в нем соответственно зоны «опережени  и «отставани  д.пительностью 0,5 То, где То - длительность элементарной посылки. Импульсы с выходов фазового дискриминатора 7 поступают на.входы интегратора 6, с выхода которого поступают на входы первого управл ющего узла 4, уменьша  текущее рассогласование фаз входного и опорного сигналов. Одновременно импульсь с блока 11 выделени  фронтов входного сигнала поступают на входы селекторов импульсов «опережени  12 и «отставани  13, на другие входы которых поступают сигналы с управл емого делител  5 частоты, формиру  соответственно зоны «опережени  и «отставани  длительностью А, котора  выбираетс  в пределах (0,05 - 0,1) TO. После вхождени  устройства фазировани  в синхронизм селекторы импульсов «опережени  12 и «отставани  13 начнут пропускать импульсы соответственно «опережени  и «отставани , которые поступают на соответствующие входы первого 14 и второго 15 блоков сравнени . Если посто нное отклонение частот опорных генераторов отличаетс  более чем на половину шага компенсации, то отношение между числом импульсов «опережени  и «отставани  с выхода селекторов импульсов «опережени  12 и «отставани  13 будет отличатьс  более чем в п раз. При этом значение «1 в датчике 10 изменени  частоты продвинетс  в сторону большого разр да. При поступлении очередного импульса «отставани  значение «1 продвинетс  в сторону меньшего разр да. Сигнал с управл емого делител  5 частоты поступает на вход «синхросигнал блока 9 формировани  коррекционных импульсов, при этом на другие его входы поступает значение «1 с выхода соответствующего разр да датчика 10 изменени  частоты. Импульсы с блока 9 формировани  коррекционных импульсов поступают на входы второго управл ющего узла 8. В зависимости от значени  и знака разности частот значение «1 записываетс  в соответствующем разр де датчика 10 изменени  частоты, и в соответствии с этой разностью на входы второго управл ющего узла 8 поступают импульсы с соответствующей частотой, следовани . Предлагаемое устройство позвол ет автоматически измер ть и компенсировать посто нную разность частот опорных генераторов на передающем и приемном концах линии радиосв зи и, тем самым, устранить нарущение св зи из-за этого фактора. Формула изобретени  Устройство фазировани  по авт. св. №403094, отличающеес  тем, что, с целью повышени  точности фазировани , введены блок выделени  фронтов входного сигнала, селектор импульсов «опережени , селектор импульсов «отставани  и два блока сравнени , при этом выход блока выделени  фронтов входного сигнала подключен к соответствующему, входу фазового дискриминатора и к одному из входов селектора импульсов «опережени  и селектора импульсов «отставани , к другим входам которых подключены соответствующие
    выходы управл емого делител  частоты, а выходы селектора импульсов «опережени  и селектор импульсов «отставани  соответственно через первый и второй блоки сравнени  - к входам «сложение и «вычитание датчика изменени  частоты.
SU762398922A 1976-08-23 1976-08-23 Устройство фазировани SU604172A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762398922A SU604172A2 (ru) 1976-08-23 1976-08-23 Устройство фазировани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762398922A SU604172A2 (ru) 1976-08-23 1976-08-23 Устройство фазировани

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU403094A Addition SU84495A1 (ru) 1949-08-22 1949-08-22 Глубокий насос с принудительным клапаном

Publications (1)

Publication Number Publication Date
SU604172A2 true SU604172A2 (ru) 1978-04-25

Family

ID=20675011

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762398922A SU604172A2 (ru) 1976-08-23 1976-08-23 Устройство фазировани

Country Status (1)

Country Link
SU (1) SU604172A2 (ru)

Similar Documents

Publication Publication Date Title
US4390985A (en) Device for the synchronization of digital data transmitted in packets
JPS6194429A (ja) 位相同期回路
US5430773A (en) Data sampling apparatus, and resultant digital data transmission system
JPS622742B2 (ru)
SU604172A2 (ru) Устройство фазировани
US7274230B2 (en) System and method for clockless data recovery
JPS6058616B2 (ja) 通信装置
SU1109929A1 (ru) Устройство дл синхронизации когерентного колебани
SU581588A1 (ru) Устройство дл синхронизации дискретных многопозиционных сигналов
SU605327A1 (ru) Устройство синхронизации импульсных приемников
SU788416A1 (ru) Устройство синфазного приема импульсных сигналов
SU726659A1 (ru) Резервированный формирователь тактовых импульсов
SU1073895A2 (ru) Устройство тактовой синхронизации
SU882009A2 (ru) Устройство дискретной автоподстройки фазы тактовых импульсов
SU726668A1 (ru) Двухступенчатый регенератор
SU938420A1 (ru) Устройство тактовой синхронизации регенератора радиоканала
US4027263A (en) Frequency generator
SU907838A2 (ru) Устройство цикловой синхронизации
SU1555892A1 (ru) Устройство тактовой синхронизации
SU921107A1 (ru) Устройство групповой тактовой синхронизации
SU985956A1 (ru) Устройство синхронизации цифровой сети св зи
SU614545A1 (ru) Способ фазировани приемников дискретных сигналов
SU809644A1 (ru) Устройство дл передачи и приемаСигНАлОВ C фАзОВОй МАНипул циЕй
SU646453A1 (ru) Устройство групповой тактовой синхронизации
JPS5451709A (en) Bit phase synchronizing circuit