SU600565A1 - Digital discriminator - Google Patents

Description

1one

Изобретение относитс  к технике измерени  характеристик случайных процессов и предназначаетс  дл  осуществлени  дискриминации по уровн м амплитуд случайных процессов и может быть использовано в анализаторах законов распределени .The invention relates to a technique for measuring the characteristics of random processes and is intended to discriminate on the amplitude levels of random processes and can be used in analyzers of distribution laws.

Известен цифровой дискриминатор 1, имеющий больщой объем оборудовани , а именно дл  д-разр дного двоичного счетчика необходимо не менее 4п логических элементов И, ИЛИ.The digital discriminator 1 is known, which has a large amount of equipment, namely, for a d-bit binary counter, at least 4p logical elements of AND, OR are necessary.

Наиболее близким техническим решением к предлагаемому  вл етс  цифровой дискриминатор 2, содержащий «-разр дный двоичный счетчик, триггер результата анализа, элемент И результата анализа, триггер управлени , переключатели нижнего и верхнего уровней дискриминации.The closest technical solution to the proposed one is a digital discriminator 2, containing a "-bit binary counter, an analysis result trigger, an analysis result element AND, a control trigger, switches of a lower and an upper discrimination level.

К недостаткам дискриминатора относитс  функциональна  сложность устройства, св занна  с предварительной записью в двоичный счетчик дополн ющего кода числа, соответствующего исходному уровню анализа, перед началом функционировани  и промежуточной записью дополн ющего кода числа, соответствующего щирине дифференциального «окна, в процессе работы дискриминатора , что снижает его быстродействие. Дл  такого дискриминатора врем  задержки между приходом на вход счетчика импульса, который  вл етс  граничным дл  исходного уровн  анализа, и готовностью устройства к продолл ению анализа, т. е. моментом окончани  записи в счетчик кода ширины дифференциального «окна, определ етс  выражениемThe disadvantages of the discriminator are the functional complexity of the device associated with pre-recording the complementary code of the number corresponding to the initial level of analysis to the binary counter before starting operation and intermediate recording of the complementary code of the number corresponding to the width of the differential window during the operation of the discriminator, which reduces its speed. For such a discriminator, the delay time between the arrival of the pulse counter at the input, which is the limit for the initial level of analysis, and the readiness of the device to continue the analysis, i.e., the moment when the differential window width code is written to the counter, is determined by

о2( +2)-,р,o2 (+2) -, p,

где л - число триггеров в двоичном счетчике;where l is the number of triggers in the binary counter;

гтр - врем  задержки срабатывани  триггера .rfr - the trigger delay time.

Следовательно, врем  задержки /о, которое определ ет максимальную частоту поступлени  пмпульсов на вход счетчика, довольно велико и сильно зависит от числа разр дов счетчика.Consequently, the time delay / o, which determines the maximum frequency of arrival of pulses at the input of the counter, is rather large and depends strongly on the number of counter bits.

Цель изобретени  - повышение быстродействи  и упрощение дискриминатора.The purpose of the invention is to increase the speed and simplify the discriminator.

Это достигаетс  тем, что цифровой дискриминатор содержит потенциальный (/г-fl)входовой элемент И нижнего уровн , п. входов которого соединены через переключатели нилснего уровн  дискриминации с единичными разр дными вы.ходами  -разр дного двоичного счетч ка, а выход - с единичным входом триггера результата анализа, потенциальный д-входовой элемент И верхнего уровн , входы которого св заны через переключатели верхнего уровн  дискриминации с единичными разр дными выходами л-разр дного двоичного счетчика, а выход подключен к единичному входу триггера уиравлени , единичный выход которого соединен с нулевым входом триггера результата анализа , а нулевой выход триггера унравлени нодключен к )-иу входу (n-fl)-входового элемента И нижнего уровн . Входам элементов И ннл :него и верхнего уровней дискриминации , не иодключенным к единичным разр диым выходам двоичного счетчика, соответствует единичный уровень нанр жеии  на них. В предложенном дискриминаторе минимальный нериод следовани  импульсов начки на входе счетчика в общем случае зависит от устаиовлеииых уровней анализа или, иначе , от места и числа иодключснных входов элемента И нижнего уровн  анализа (или верхнего) к разр дам счетчика. Если к разр дам счетчика подключено k входов элемента И (, 2, 3, ...,п), но с условием, что иодключеиные разр ды счетчика представл ют собой последовательно соединенную группу разр дов, то в этом случае дискриминатор обладает наибольшим быстродействил и врем  задерлши /о определ етс  выражением тр + 4 const, где tti - врем  задержки срабатывани  многовходового элемента И; k - число подключенных входов элемента И к разр дам счетчика. В других случа х дл  каждого числа подключениых входов элемента И имеет место такое подключение, которое обеспечивает максимальное врем  4 дл  данного k, определ юидеес  выражением ( ft) n, Oinliimax а дл  всех прочих подключений (дл  данного fe) to заключено мелсду Ak)Ak) dmin min fOmfn max Таким образом, дл  предложенного устройства врем  о определ етс  выражением , n () j. 1 j. Qmin min : тр P H Анализ выралсений дл  времени /о прототипа и предложенного устройства показывает , что в зависимости от установленных уровней анализа соотношение максимальных частот импульсов па входе счетчика предложенного устройства и прототипа определ етс  выралсением f/f-9 I maxapo o иn -- Т. е. предложенное устройство имеет значительно большее быстродействие по сравнению с прототипом. На чертеже- представлена структурна  схема предлагаемого дискриминатора. Цифровой дискриминатор состоит из входной клеммы 1 двоичного счетчика, входной клеммы 2 имиульса окончани  пачки импульсов , п-разр дного двоичного счетчика 3,переключателей 4 и 5 нижнего и верхнего уровней дискриминации соответственно, потенциального п-входового элемента И 6 верхнего уровн  анализа, нотенциального {п+1)-входового элемента И 7 нижнего уровн  анализа , триггера 8 результата анализа, триггера 9 управлени , линии 10 задержки, элемента И 11 результата анализа, кнопки 12 приведени  устройства в исходное состо ние, выходной клеммы 13. Работает цифровой дискриминатор совместно с блоком амплитудного преобразовани , который нреобразует амплитуду входного сигнала в пачку импульсов и вырабатывает также импульс ее окончани . Перед началом работы с помощью кнопки 12 дискриминатор приводитс  в исходное состо иие . Переключатели нижнего 4 и верхнего 5 уровней дискриминации подключаютс  к тем единичным разр дным выходам двоичного счетчика, пр мые коды которых соответствуют величинам нижнего NI и верхнего NZ уровией дискриминации. Если на входе 1 по вл ютс  импульсы, то двоичный счетчик начинает их сосчитывать. В процессе счета в момент времени, когда число сосчитаниых импульсов Л становитс  равным нижнему уровню дискриминации что соответствует по влению единичных уровней напр жени  на входах элемента И 7 нижнего уровн , подключенных к счетчику, элемент И 7 срабатывает на совпадение и онрокидывает триггер 8 результата анализа, выходе которого образуетс  единичный разрешающий уровень напр жени . Если число импульсов в начке больше или равно Ль но меньше верхнего уровн  N, то импульс окончани  начки, ноступающий на вход 2, проходит на выход элемента ИИ, так как на втором его входе стоит разрешающий уровень, Этот же импульс через линию 10 задержки приводит устройство в исходное положение, осуществл   сброс всех триггеров устройства. Если число сосчитанных импульсов Л становитс  равным верхнему уровню дискриминации NZ, то ироисходит срабатывание элемента И 6 верхнего уровн , который опрокидывает триггер 9 управлени . В свою очередь, риггер 9 по единичиому выходу опрокндыват в исходное состо ние триггер 8, на выходе оторого при этом разрещающий потенциал, становленный при срабатывании элемента 7, смен етс  запрещающим дл  элемента И, и импульс окончани  пачки в этом слуае не проходит на выход элемента И 11. Одновременно с блокировкой элемента И 1 триггер 9 по нулевому выходу производит локировку элемеита И 7 нижнего уровн  искриминации дл  исключени  повторныхThis is achieved by the fact that the digital discriminator contains a potential (And g-fl) input element And a lower level, the input of which is connected through switches of the lower level of discrimination with unit bit outputs with a binary counter, and the output with a unit the input of the trigger of the analysis result, the potential d-input element of the upper level, whose inputs are connected via switches of the upper discrimination level to the unit discharge outputs of the l-bit binary counter, and the output is connected to the unit The first trigger trigger input, the unit output of which is connected to the zero trigger input of the analysis result, and the zero trigger trigger output is not connected to the input of the (n-fl) input element And the lower level. The inputs of the INNL elements: it and the upper levels of discrimination, which are not connected to the unit bits of the binary counter, correspond to the unit level of the tool on them. In the proposed discriminator, the minimum pulse irradiation sequence at the input of the counter generally depends on the level of analysis or, alternatively, on the position and number of the element inputs and the lower level of analysis (or top) to the counter bits. If the inputs of the counter are connected to the k inputs of the element AND (, 2, 3, ..., p), but with the condition that the counter's key switches represent a series-connected group of bits, then the discriminator has the highest speed and the delayed time / o is determined by the expression mp + 4 const, where tti is the response time of the multi-input element I; k is the number of connected inputs of the AND element to the bits of the counter. In other cases, for each number of connecting inputs of the element And there is such a connection that provides a maximum time of 4 for a given k, defined by the expression (ft) n, Oinliimax and for all other connections (for a given fe) to concluded Melsdu Ak) Ak ) dmin min fOmfn max Thus, for the proposed device, time o is determined by the expression, n () j. 1 j. Qmin min: tr PH Analysis of the calculations for the time / of the prototype and the proposed device shows that, depending on the established analysis levels, the ratio of the maximum pulse frequencies to the counter input of the proposed device and the prototype is determined by f / f-9 I maxapo o and n - T . E. The proposed device has a significantly higher speed compared to the prototype. The drawing shows the structural scheme of the proposed discriminator. The digital discriminator consists of the input terminal 1 of the binary counter, the input terminal 2 of the end-of-pulse impulse emulsion, the n-bit binary counter 3, the switches 4 and 5 of the lower and upper discrimination levels, respectively, the potential n-input element And 6 of the upper level of analysis, n + 1) input element AND 7 lower level analysis, trigger 8 analysis result, control trigger 9, delay line 10, analysis element AND 11, reset button 12, output terminal 13 The digital discriminator operates in conjunction with an amplitude conversion unit, which converts the amplitude of the input signal into a burst and also produces a pulse of its termination. Before operation with the button 12, the discriminator is reset. The switches of the lower 4 and upper 5 discrimination levels are connected to those single bit outputs of the binary counter, the forward codes of which correspond to the values of the lower NI and the upper NZ discrimination level. If there are pulses at input 1, the binary counter starts counting them. In the counting process, at the time when the number of counted pulses L becomes equal to the lower discrimination level, which corresponds to the appearance of single voltage levels at the inputs of the lower level element And 7 connected to the counter, the And 7 element responds to coincidence and it triggers the trigger 8 of the analysis result, the output of which produces a single permissive voltage level. If the number of pulses in an overhead is greater than or equal to Ln is less than the upper level N, then the end-of-impulse impulse arriving at input 2 passes to the output of the AI element, since the second input has a resolution level reset, reset all device triggers. If the number of counted pulses L becomes equal to the upper discrimination level NZ, then element AND 6 of the upper level occurs, which overturns control trigger 9. In turn, the rigger 9 on the single output of the initial state of the trigger 8, at the output, the resolving potential, established when element 7 triggers, is replaced by the inhibitory AND, and the end pulse of the packet in this case does not pass to the output of the element And 11. Simultaneously with the blocking of the element And 1, the trigger 9 on the zero output locks the eleiteite And 7 of the lower level of discrimination in order to prevent repeated