SU585622A2 - Передатчик телеграфного аппарата - Google Patents

Передатчик телеграфного аппарата

Info

Publication number
SU585622A2
SU585622A2 SU762340082A SU2340082A SU585622A2 SU 585622 A2 SU585622 A2 SU 585622A2 SU 762340082 A SU762340082 A SU 762340082A SU 2340082 A SU2340082 A SU 2340082A SU 585622 A2 SU585622 A2 SU 585622A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
additional
trigger
decoder
Prior art date
Application number
SU762340082A
Other languages
English (en)
Inventor
Михаил Гаврилович Башманов
Original Assignee
Предприятие П/Я В-8835
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я В-8835 filed Critical Предприятие П/Я В-8835
Priority to SU762340082A priority Critical patent/SU585622A2/ru
Application granted granted Critical
Publication of SU585622A2 publication Critical patent/SU585622A2/ru

Links

Landscapes

  • Dc Digital Transmission (AREA)

Description

(54) ПЕРЕДАТЧИК ТЕЛЕГРАФНОГО АППАРАТА
1
Изобретение относитс  к технике передачи дискретной информации и может использоватьс  1в качестве электронного передатчика телеграфного аппарата.
По основному авт. св. № 50431О из- вестен передатчик телеграфного аппарата,, содержащий клавиатуртый комбинатор и трансмиттерную приставку, выходы которых подключены к дешифратору и через многоступенчатый буферный накопитель - с соответствуюшими входами передающего распределител , подключенного к выходному блоку, дополнительный выход которого через последовательно соединенные блок дл  сопр жени  в элемент сравнени  подкточен к первому входу выходного элемента И, причем выходы дешифратора подключены к входам элемента ИЛИ, выход последнего через дополнительную  чейку многоступенчатого буферного накопител  подключен к входу первого трнггера второй вход которого соединен со вторым выходом передающего распределител , а выход - с первым вхоаом элемента И, второй вход которого соединен с третьим выходом передающего распределител , а выхоа элемента И подключен к второму входу выходного элемента И и счетному входу второго триггера , установочные входы которого соединены с выходами Дешифратора, а выход - со вторым входом элемента сравнени .
Однако известный передатчик телеграфного аппарата не обеспечивает высокую точ ность контрол  передачи информации.
Цель изобретени  - повышение точности контрол  передачи информации.
Дл  этого в передатчик телеграфного аппарата , содержащий клавиатурный комбинатор и трансмиттерную приставку, выходы которых подключены к дешифратору и через многоступенчатый буферный . накопитель - с соответствующими входами передающего распределител , подключенного к выходному блоку, дополнительный выход которс го через последовательно соединенные блок дл  сопр жени  и, элемент сравнении подключейк первому входу выходного элемента И, причем выходы дешифратора подключены к входам элемента ИЛИ, выход последнего через до полнительную  чейку многоступенчатого буферного накопител  подключай к входу первого триггера, второй вход которого соединен .со вторым выходом передающего распределител , а выход - с первым входом элемента И, второй вход которого соединен с третьим выходом передающего распределител , а выход элементами подключен к второму входу выходного элемента И и счетному входу второго триггера, установочные входы которого соединены с выходами дешифратора, а выходсо вторым входом элемента сравнени , введены последовательно соединенные элемент задержки, дополнительны/ триггер и дополнительный элемент И, причем выход элемента tiTIH подключен к входу элемента задержки , выход дополнительной  чейки многоступенчатого буферного накопител  подключе к другому входу.J дополнительногр триггера, а дополнительный выход первого триггера по ключен к другому входу дополнительного элемента И, выход которого подключен к дополнительному входу дешифратора. На чертеже представлена структурна  эле трическа  схема передатчика телеграфного аппарата. Передатчик телеграфного аппарата содержит клавиатурный комбинатор 1, трансмиттерную приставку 2, выходы которых подклю чены к дешифратору 3 и через многоступенчатый буферный накопитель 4 (с п ступен ми ) - с соответствующими входами пе (редаюшего распределител  5, подключенного к выходному блоку 6, дополнительный быход Которого через последовательно соединенные блок 7 дл  сопр жени  и элемент 8 сравнени  подключен к первому входу выходного элемента И 9, причем выходы дешифратора 3 подключены к входам элемента ИЛИ 10, выход последнего через дополнительную  чей ку 11 многоступенчатого буферного, накопител  4 подключен к входу первого триггера 12, второй вход которого соединен с вторым выходом передающего распределител  5, а выход - с первым входом элемента И 13, второй вход которого соединен с третьим выходом передающего распределител  5,. а вы ход элемента И 13 подключен к второму вхо ду выходного элемента И 9, и счетному входу второго триггера 14, Установочные входы которого соединены с выходами дешифратора 3 а выход - с вторым входом элемента 8 сгйвнени -последовательно соединенные эл мент 15 задержки, дополнительный триггер 16 и дополнительный элемент И 17, причем выход элемента RfJH 1О подключен к входу элемента 15 задержки, выход дополнительной  чейки 11 многоступенчатого буферного накопител  4,подключен к другому входу дополнительного триггера 16, а дополнительны выход первого триггера 12 подключен к другому входу дополнительного элемента И 17, выход которого подключен к дополнительному входу дешифратора 3. Передатчик телеграфного аппарата работает следующим образом. При передаче информации с клавиатурного комбинаторна 1 или с трансмиттерной приставки 2 кодовые комбинации ввод тс  в многоступенчатый буферный накопитель 4, в котором осуществл етс  продвижение комбинаций с первой ступени в п -ую-ступень. При наличии кодовой комбинации в п-ой ступени многоступенчатого буферного накопител  4 происходит запуск передающего распределител  5. При этом кодова  комбинаци  многоступенчатого буферного накопител  4 поступает в передающий распределитель 5, в котором осуществл етс  формирование стартстопной последовательной комбинации и передача ее через выходной блок 6 в линию. При записи в многоступенчатый буферный накопитель 4. кодовой комбинации 1О10 или 01О1.... срабатывает дешифратор 3, выходной сигнал которого через элемент ИЛИ 10 поступает на вход дополнительной  чейки 11 многоступенчатого буферного накопите п  4 и записывает в нее 1. Выходной сигнал дешифратора 3 подаетс  также на один из входов триггера 14. Если в многоступенчатый буферный накопитель 4 записываетс  комбинаци  1О10. то сигналом с выхода дешифратора 3, соответствующим этой комбинации, триггер 14 устанавливаетс  в положение, при котором на его выходе по вл етс  сигнал О. Одновременно выходной сигнал дешифрзаторза 3 через элемент 15 задержки поступает на вход триггерза 16 и измен ет его состо ние так, что выходной сигнал элемента И 17 запрющает по дополнительному входу дешифратор 3 дешифрзадию последующих комбинаций 101О.... или 0101,,.. (после записи в дополнительную  чейку 11 буферного накопител  4 и предварительной установки триггера 14). С продвижением комбинации 1010.... от первой ступени многоступенчатого буферного накопител  4 в п-ую продвигаетс  сигнал 1 от первой ступени дополнительной  чейки 11 в п -ую ступень дополнительной  чейки 11. При считывании с последней ( а-и) ступени многоступенчатого буферного накопител  4 кодовой комбинации 101О .... считываетс  сигнал I с fi -И ступени дополнительной  чейки 11 многоступенчатого буферного накопител  4. Этим сигналом триггер 12 и триггер 16 перевод тс  в положение, когда на вход элемента И 13 вьшаетс  сигнал разрешени , а на входы элемента И 17 подаютс  сигнал разрешени  (с выхода триггера 16) и сигнал запрета (с выхода триггера 12). Благодар  этому на дополнительный вход дешифратора 3 продолжает воздействовать запрещаюший сигнал (с выхода элемента И 17). При формировании передающим распределителем 5 элементов кодовой комбинации с его выхода через элемент И 13 на счетный вход триггера 14 поступают сигналы, с приходом каждого из которых триггер 14 измен ет свое состо ние и на его выходе формируетс  комбинаци  101О...,, В момент передачи стопового элемента комбинации сигналом с выхода передаюш.его распределител  5 триггер 12 устанавливаетс  в исходное состо ние, когда с его выходов на вход элемента И 13 выдаетс  сигнал запрета, а на вход элемента И 17 сигнал разрешени . На выходе элемента И 17 по вл етс  сигнал, разрешающий дещифрацию очередной комбинации 1010... (0101,.J В случае поступлени  комбинации 0101.., триггер 14 выходным сигналом дешифратора 3 предварительно устанавливаетс  в положение , что обеспечивает формирование на его выходе комбинации 01О1... (с поступ лением сигналов от передающего распределител  5). При правильной работе блоков передатчика телеграфного аппарата комбинации 1010... (0101...), формируемые триггерюм 14, идентичны комбинаци м, передаваемым в линию с выходного блока 6, и поэтому элемент 8 сравнени  не выдает разрешающего сигнала на вход выходного элемента И 9, а на его выходе сигнал Ошибка отсутствует. При неправильной работе одного из блоков , передатчика телеграфного аппарата, привод щей к искажению передаваемых комбинаций , элемент 8 сравнени  при формировании триггером 14 комбинаций 1010... (01О1....) выдает сигнгш несравнени . Этот сигнал дл  выходного элемента И 9 ЯЕ л етс  разрешающим и поэтому стробирующие сигналы с выхода элемента И 13 проход т на выход выходного элемента И 9 как сигналы Ошибка. Периодичность контрол  передатчика телеграфного аппарата определ етс  частотой по влени  комбинаций 1010... и 0101.,.. При непрерывной вьщаче с клавиатурного комбинатора 1 или с трансмиттериой приставки 2 комбинаций 101О.... 010...{. осуществл етс  непрерывный контроль работы передатчика телеграфного аппарата. формула изобретени  Передатчик телеграфного аппарата по авт.св. № 504310, отличающийс   тем, что, с целью повышени  точности контрол  передачи информации, в него введены последовательно соединенные элемент задержки, дополнительный триггер и дополнительный элемент И, причем выход элемента «ИЛИ подключен к входу элемента задержки, выход дополнительной  чейки многоступенчатого буферного накопител  подключен к другому входу дополнительного триггера, а дополнительный выход первого триггера подключен к другому входу дополнительного элемента И, выход которого подключен к дополнительному входу дешифратора.
ОшыЬна
SU762340082A 1976-03-22 1976-03-22 Передатчик телеграфного аппарата SU585622A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU762340082A SU585622A2 (ru) 1976-03-22 1976-03-22 Передатчик телеграфного аппарата

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU762340082A SU585622A2 (ru) 1976-03-22 1976-03-22 Передатчик телеграфного аппарата

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU504310 Addition

Publications (1)

Publication Number Publication Date
SU585622A2 true SU585622A2 (ru) 1977-12-25

Family

ID=20654245

Family Applications (1)

Application Number Title Priority Date Filing Date
SU762340082A SU585622A2 (ru) 1976-03-22 1976-03-22 Передатчик телеграфного аппарата

Country Status (1)

Country Link
SU (1) SU585622A2 (ru)

Similar Documents

Publication Publication Date Title
US2961535A (en) Automatic delay compensation
US3395400A (en) Serial to parallel data converter
SU585622A2 (ru) Передатчик телеграфного аппарата
US2760063A (en) Magnetic pulse recording
SU504310A1 (ru) Передатчик телеграфного аппарата
US2835801A (en) Asynchronous-to-synchronous conversion device
JPS5843934B2 (ja) シンゴウヘンカンソウチ
JPS624960Y2 (ru)
SU955008A1 (ru) Устройство дл ввода-вывода информации
RU1805548C (ru) Преобразователь последовательного кода в параллельный
SU643973A1 (ru) Устройство дл управлени накопителем на запоминающих элементах с неразрушающим считыванием информации
SU370632A1 (ru) ВСЕСОЮЗНАЯ '^ __..Л;Р1П-::л,- :_v,,,,^.j,g -_?i:Hiiii>&;i-eHa МБА ^-I4ECKAf !
SU1210230A1 (ru) Датчик телеграфного кода
SU1508218A1 (ru) Устройство дл сопр жени абонента с каналом св зи
SU1117712A1 (ru) Асинхронный регистр сдвига
SU1418652A1 (ru) Устройство дл программного управлени
SU1695308A2 (ru) Пирамидальна свертка по модулю три
SU557718A1 (ru) Цифровой указатель экстремумов сигнала
SU1182526A1 (ru) Система дл контрол и испытаний блоков пам ти бортовых ЭВМ
SU1596341A1 (ru) Устройство дл сопр жени двух ЭВМ
SU378945A1 (ru) Устройство для микропрограммного управления
SU497577A2 (ru) Устройство дл сопр жени
SU1156057A1 (ru) Преобразователь @ -значного двоичного кода в @ -значный
SU1345201A1 (ru) Устройство формировани адреса ЭВМ в вычислительной сети
SU955196A1 (ru) Запоминающее устройство