SU572922A1 - Decoder - Google Patents

Description

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано в устройствах, построенных на феррит-транзисторных элементах. Известен дешифратор на ферротранзисторных элементах, использующий принцип запрета записи и выдачи информации 1. Однако известное устройство требует значительного количества мощных усилителей тока и технологически . Известен дещифратор, содержащий ферриттранзисторные  чейки, входные обмотки которых подключены к разр дным щинам, шину опроса, соединенную со входом управлени  ключа, который св зан с выходами дещифратора через нагрузки 2. Однако это устройство обладает низкой нагрузочной способностью. С целью повышени  нагрузочной способности в предлагаемом дешифраторе выходы каждой феррит-транзисторной  чейки старшего разр да подключены соответственно к обмоткам считывани  двух феррит-транзисторных  чеек последующего младшего разр да и через ключ - к земл ной шине, а обмотки считывани  феррит-транзисторных  чеек самого старшего разр да соединены с шиной опроса . На чертеже представлена принципиальна  электрическа  схема предложенного устройства . Дещифратор содержит феррит-транзисторные  чейки 1 -14, электронный ключ 15, шину 16 подготовки, входные (разр дные) шины 17, шину 18 опроса, выходные шины 19, внешнне нагрузки 20 дешифратора. Ячейки 1, 2  вл ютс   чейками самого старщего разр да, их выходы подключены соответственно к обмоткам считывани   чеек 3-6 младшего разр да и к электронному ключу 15. В свою очередь, выходы  чеек 3-6 также подключены соответственно к обмоткам счнтывани   чеек 7-14 самого младшего разр да н к электронному ключу 15. Выходы  чеек 7- 14  вл ютс  непосредственно выходами дешифратора и св заны по выходным шинам 19 с внешними нагрузками дешифратора 20 и с электронным ключом 15. По числу выходов дешифратора в схеме образуетс  восемь направлений считывани , каждое из которых состоит из трех  чеек, составл ющих последовательную цепь передачи информации от старщего разр да к самому младщему. Например , нри соответствующих услови х направление из  чеек 1, 3, 7 выдает позиционный код «О, направление из  чеек 1, 3, 8 - позиционный код «1, направление из  чеек 1, 4, 9 - позиционный код «2 и т. д. Шина подготовкиThe invention relates to the field of automation and computer technology and can be used in devices built on ferrite-transistor elements. Known decoder on ferro-transistor elements, using the principle of prohibition of recording and issuing information 1. However, the known device requires a significant number of powerful current amplifiers and technologically. A known de-baffle device containing ferrittransistor cells, the input windings of which are connected to the discharge switches, a interrogation bus connected to the control input of the key, which is connected to the outputs of the determiner through loads 2. However, this device has a low load capacity. In order to increase the load capacity in the proposed decoder, the outputs of each ferrite transistor cell are connected respectively to the windings of reading two ferrite transistors of the next lowest category and through the key to the ground bus, and the windings of reading the ferrite transistors of the highest level Yes connected to the survey bus. The drawing shows a circuit diagram of the proposed device. The descrambler contains ferrite transistor cells 1-14, electronic key 15, preparation bus 16, input (bit) buses 17, interrogation bus 18, output buses 19, external decoder load 20. Cells 1, 2 are the highest-order cells, their outputs are connected respectively to the windings of reading cells 3-6 of the lower category and to the electronic key 15. In turn, the outputs of cells 3-6 are also connected respectively to the windings of the cells of the cells 7- The 14 smallest bits to the electronic key 15. The outputs of the cells 7-14 are directly the outputs of the decoder and are connected via the output buses 19 to the external loads of the decoder 20 and to the electronic key 15. The number of outputs of the decoder in the circuit produces eight directions of reading , each of which consists of three cells constituting a sequential chain of information transfer from the senior to the youngest. For example, in the relevant conditions, the direction from the cells 1, 3, 7 gives the position code “O, the direction from the cells 1, 3, 8 is the position code“ 1, the direction from the cells 1, 4, 9 is the position code “2 and so on. D. Shina preparation

16 соединена с обмоткамн всех  чеек, шина Diipoca 18 - только с обмотками считываии   чеек самого старшего разр да и с входом возбуждени  электронного ключа. Входные 1НИ11Ы 17 нодключены к  чейкам соответствующих ио весу разр дов. В исходном состо нии сигналы на устройстве не поступают.16 is connected to the windings of all the cells, the Diipoca 18 bus is only connected to the windings of the highest-order cells and to the excitation input of the electronic key. Input 1NY11Y 17 are connected to the cells of the bits corresponding to their weight. In the initial state, signals on the device are not received.

В первом такте на шину 16 поступает извне сигнал подготовки, который производит запись в  чейки 1, 3, 5, 7, 9, 11 и 13 и стирает информацию в  чейках 2, 4, 6, 8, 10, 12 и 14 без выдачи информации, так как электронный ключ 15 в этот момент не возбужден.In the first cycle, a preparation signal arrives from outside the bus 16, which records in cells 1, 3, 5, 7, 9, 11 and 13 and erases the information in cells 2, 4, 6, 8, 10, 12 and 14 without issuing information , because the electronic key 15 at this moment is not excited.

Во втором такте на входные шины 17 поступает трехразр дный двоичный код, подлежаи ий дешифрации, с весами разр дов «2°, «2, «2. Если поступаюш,ий в разр д код соответствует нулю, то входной импульс отсутствует , состо ние  чеек в этом разр де дешифратора не мен етс . Если поступающий в разр д код соответствует единице, то входной импульс стирает информацию в подготовительных  чейках этого разр да и подготаввливает другие  чейки этого разр да. В нагрузках  чеек, у которых стираетс  информаци , токи не протекают, так как электронный ключ в этот момент не возбужден.In the second cycle, a three-bit binary code is sent to the input buses 17, to be decrypted, with the weights of bits “2 °,” 2, “2. If the code entered into the bit is zero, then the input pulse is absent, the state of the cells in this bit of the decoder does not change. If the code entering the bit corresponds to one, then the input pulse erases the information in the preparatory cells of this bit and prepares other cells of this bit. In loads of cells in which information is erased, currents do not flow, since the electronic key is not excited at this moment.

В третьем такте на шину 18 подаетс  сигнал опроса дешифратора. Одна из  чеек 1 или 2 самого старшего разр да дешифратора срабатывает и выдает сигнал в нагрузку, т. е. на считывание  чеек 3, 4 или 5, 6 младшего разр да дешифратора. Так как сигнал опроса дешифратра поступает также и на возбул дение электронного ключа 15, то в этом такте ключ выдает стробирующий импульс дл  всех  чеек дешифратора, в соответствующих подготовленных  чейках происходит последовательное считывание  чеек от старших разр дов к младшим по одному из восьми направлений считывани  вплоть до  чейки самого младшего разр да (одна из  чеек 7- 14). Ячейки 7-14  вл ютс  выходными  чейками дешифратора и выдают дешифрируемый позиционный код . На выходе одной из них по вл етс  сигнал, поступающий по выходной шине 19 в нагрузку 20. Подключение  чеек 1-6 к электронному ключу необходимо дл  исключени  возможности по влени  в их нагрузочных  чейках одновременного считывани  и записи при подготовке.In the third cycle, the interrogation signal is sent to the bus 18. One of the cells 1 or 2 of the highest digit of the decoder is triggered and outputs a signal to the load, i.e. reading the cells of 3, 4 or 5, 6 junior bits of the decoder. Since the interrogator signal also arrives at the excitation of the electronic key 15, in this step the key produces a gating pulse for all the cells of the decoder, in the corresponding prepared cells the consecutive reading of the cells from the higher to the lower bits in one of the eight directions of reading occurs the youngest cells (one of the 7-14 cells). Cells 7-14 are output cells of the decoder and provide a decrypted position code. At the output of one of them, a signal arrives at the output bus 19 into the load 20. Connecting the cells 1-6 to the electronic key is necessary to eliminate the possibility of simultaneous reading and writing in the load cells in preparation.

Использование св зей по считыванию между  чейками позвол ет строить дешифраторы на любое число входов (без применени  принципов запрета, увеличивающих аппаратурныеThe use of readings between cells allows the construction of descramblers for any number of inputs (without the use of prohibition principles that increase hardware

и технологические затраты) так как отсутствуют ограничени  на количество ферротранзисторных  чеек в каждом направлении считывани . Выход  чеек старших разр дов вand technological costs) since there are no restrictions on the number of ferrotransistor cells in each reading direction. Exit high-order cells in

этом случае электрически не св заны с транзисторами и коллекторными обмотками  чеек младших разр дов и любое увеличение количества  чеек в каждом направлении считывани  (увеличение числа входов дешифратора ) не увеличивает нагрузку дл   чеек. Кажда   чейка старшего разр да остаетс  подключенной только к обмоткам считывани  двух  чеек младшего разр да. Нагрузочна  способность выходов такого дешифратора выше известных, так как выходами его  вл ютс  выходы обычных ферротранзисторных  чеек (нагрузочна  способность - четыре  чейки), в то врем  как выходы ферротранзисторных  чеек, соединенных в схемуIn this case, the electrically not connected with the transistors and collector windings of the low-order cells and any increase in the number of cells in each reading direction (increase in the number of decoder inputs) does not increase the load for the cells. Each high-order cell remains connected only to the read windings of two low-order cells. The load capacity of the outputs of such a decoder is higher than known, since its outputs are the outputs of conventional ferrotransistor cells (load capacity is four cells), while the outputs of ferro-transistor cells connected in

И, имеют более низкую нагрузочную способность , котора  понижаетс  с увеличением числа входов в схеме И. Дл  схемы И, состо щей из трех  чеек, нагрузочна  способность составл ет одну  чейку.And, they have a lower load capacity, which decreases with an increase in the number of inputs in the circuit I. For the circuit I, which consists of three cells, the load capacity is one cell.

Надежность работы дешифратора также повышаетс  за счет отсутстви  факторов, ухудшающих параметры выходного сигнала (неодновременность отпирани  транзисторов в схемах И, падение напр жени  на коллекторных обмотках и транзисторах последовательно соединенных  чеек схем И) и за счет облегченного режима работы  чеек (нагрузка дл  каждой  чейки составл ет две  чейки приThe reliability of the decoder also increases due to the absence of factors impairing the parameters of the output signal (non-simultaneous unlocking of transistors in circuits I, the voltage drop on the collector windings and transistors of series-connected cells of circuits I) and due to the lightweight operation of the cells two cells at

максимальной нагрузке в четыре  чейки).maximum load in four cells).

Claims (1)

Формула изобретени Invention Formula 4040 Дешифратор, содержащий феррит-транзисторные  чейки, входные обмотки которых подключены к разр дным шинам, шину опроса , соединенную со входом управлени  ключа , который св зан с выходами дешифратора через нагрузки, отличающийс  тем, что, с целью повышени  нагрузочной способности , выходы каждой феррит-транзисторной  чейки старшего разр да подключены, соответственно к обмоткам считывани  двух феррит-транзисторных  чеек последующего младшего разр да и через ключ - к земл ной шине, а обмотки считывани  феррит-транзисторных  чеек самого старшего разр да соединены с шиной опроса.A decoder containing ferrite-transistor cells, the input windings of which are connected to bit buses, a interrogation bus connected to the control key input, which is connected to the outputs of the decoder through loads, characterized in that, in order to increase the load capacity, the outputs of each ferrite the high-order transistor cell is connected, respectively, to the read windings of two ferrite-transistor cells of the subsequent low-order bit, and through a switch to the ground bus, and the winding readings of the ferrite-transistor cells are MSB connected to the polling bus.