SU572233A3 - Method of switching digital information and device for effecting same - Google Patents
Method of switching digital information and device for effecting sameInfo
- Publication number
- SU572233A3 SU572233A3 SU7402016732A SU2016732A SU572233A3 SU 572233 A3 SU572233 A3 SU 572233A3 SU 7402016732 A SU7402016732 A SU 7402016732A SU 2016732 A SU2016732 A SU 2016732A SU 572233 A3 SU572233 A3 SU 572233A3
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- connections
- switches
- memory blocks
- duplicated
- additional
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
(54) СПОСОБ КОМ1УТУТАЦИИ ЦИФРОВОЙ ИНФОРМАЦИИ И УСТРОЙСТВО ДЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ(54) METHOD FOR COMMUNICATION OF DIGITAL INFORMATION AND DEVICE FOR ITS IMPLEMENTATION
3, и 3, соединены с соответствующими адресными блоками пам ти 3, и 3,, причем дополнительные выходы адресных блоков пам ти 3, и 3, пространственных коммутаторов соединены с .выходам блоков пам ти 2, и 2, входных времеш1ых коммутаторов , а выходы блоков пам ти 4, и 4, выходных временных коммутаторов соединены со нходами блока логики 5.3, and 3, are connected to the corresponding address memory blocks 3, and 3, the additional outputs of the address memory blocks 3, and 3, the spatial switches are connected to the outputs of memory blocks 2, and 2, the input spaced switches, and the outputs memory blocks 4, and 4, the output time switches are connected to the inputs of the logic block 5.
Устройство дл коммутации цифровой информации предложенным способом работает следующим образом.A device for switching digital information by the proposed method works as follows.
Принимаема устройством информаци в виде 8 - разр дных слов записываетс в последовательном коде в блоки пам ти 2, и 2, переключател 2. Каждый из блоков пам ти может записать 512 дев тиразр дных слов (восемь разр дов смыслового содержани и один разр д проверки на четность) с последующей ггроизвольной выборкой каждого записанного слова по команде от управл ющего блока 1, и 1,.The information received by the device in the form of 8 - bit words is written in sequential code into memory blocks 2, and 2, switch 2. Each of the memory blocks can write 512 nine digit words (eight bits of semantic content and one bit of checking for parity) followed by a random sampling of each recorded word at the command of control block 1, and 1 ,.
Пам ть управл ющею блока содержит дес ть разр дов дл каждого слова (дев ть разр дов дл адреса блоков пам ти 2,, 2,, 4, и 4 , и один разр д проверки на четность). Переключатель 3 включает адресные блоки пам ти 3, и 3, дл управлени пространственными коммутаторами 3; и 3j. Первоначально каждое соединение дублируетс по св з м до тех пор, пока блок логики 5 не примет рещеиие, какое из соединений будет на выходе устройства. Адрес дл выбора одного из дублированных соединений записан в блоках пам ти Зз и 3,, св за1шых в свою очередь с блоком логики 5, который обнаруживает адресную часть информации и принимает рещение о том, какое из дублированных соединений будет на выходе устройсгва. Таким образом, переключатель 3 не можег иметь перегрузок при дублировании св зей на одном уровне. В случаеThe memory of the control block contains ten bits for each word (nine bits for the address of memory blocks 2 ,, 2 ,, 4, and 4, and one bit of parity). Switch 3 includes addressable memory blocks 3, and 3, for controlling spatial switches 3; and 3j. Initially, each connection is duplicated over the links until logic block 5 decides which connection will be output by the device. The address for selecting one of the duplicated connections is recorded in memory blocks Z3 and 3, connected in turn with logic block 5, which detects the address part of the information and decides which of the duplicated connections will be output by the device. Thus, switch 3 cannot be overloaded when duplicating communications at the same level. When
перегрузки дублирование св зей исключаетс с помощью внещнего устройства.Overloading duplication of communications is eliminated by means of an external device.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7402016732A SU572233A3 (en) | 1974-04-05 | 1974-04-05 | Method of switching digital information and device for effecting same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU7402016732A SU572233A3 (en) | 1974-04-05 | 1974-04-05 | Method of switching digital information and device for effecting same |
Publications (1)
Publication Number | Publication Date |
---|---|
SU572233A3 true SU572233A3 (en) | 1977-09-05 |
Family
ID=20582208
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU7402016732A SU572233A3 (en) | 1974-04-05 | 1974-04-05 | Method of switching digital information and device for effecting same |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU572233A3 (en) |
-
1974
- 1974-04-05 SU SU7402016732A patent/SU572233A3/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3974340A (en) | Data switching apparatus and method | |
GB1438861A (en) | Memory circuits | |
US4215335A (en) | Digital signal transmission method | |
GB1304790A (en) | ||
GB1457930A (en) | Digital message switching and transmitting system | |
US4138597A (en) | PCM time slot exchange | |
SU572233A3 (en) | Method of switching digital information and device for effecting same | |
US3991276A (en) | Time-space-time division switching network | |
JPS58168347A (en) | Detecting circuit of synchronizing code | |
GB1591059A (en) | Digital signal processing method and apparatus | |
US2794970A (en) | Identification of serial stored information | |
US3878510A (en) | Addressable switch with variable interval blinding | |
US4037226A (en) | Pulse code modulation compressor | |
CA1191630A (en) | Pcm conference circuit | |
SU1035825A1 (en) | Apparatus for transmitting discrete information | |
JPH0512883A (en) | Sequential memory | |
SU1145425A1 (en) | Device for control of pulse-width converter | |
USRE36443E (en) | Dialer with internal option select circuit programmed with externally hardwired address | |
SU637846A1 (en) | Arrangement for recording/reproducing onto/from magnetic carrier | |
JPH0650478B2 (en) | Data compression storage system | |
CA1213984A (en) | Variable word length decoder | |
SU1034208A1 (en) | Storage with redundancy | |
US3349379A (en) | Stored program boolean logic system incorporating omni-boolean function synthesizer | |
SU1095233A1 (en) | Primary storage | |
US3290657A (en) | Sequence control circuit |