Claims (1)
Дл ЭТОГО в частотно-фазовом компараторе по авторскому свидетельству №484621 содержащем схемы И-НЕ, фазовый и два блокирующих триггера, в котором входы фазового триггера подключены к клеммам источников контролируемой и эталонной частоты, а также соединены с первыми входами двух схем И-НЕ, к вторым входам которых подключены соответственно еничный и нулевой выходы упом нутого фазового триггера, а к выходам - первые входы блокировочных триггеров, нулевые выходы которых соединены с их вторыми входами через схему И-НЕ, а единичные выходы соответственно - с первыми входами четвертой и п той схем И/НЕ, при этом второй вход четвертой схемы И-НЕ соединен с выходом п той схемы И-НЕ, второй вход которой подключен к нулевому ылходу фазового триггера, выходы первой и .второй схем И-НЕ подключены к соответствующим входам третьей схемы . TajKOfl компаратор обеспечивает работу блокирующего триггера без повторных, лож ных срабатываний и исключает преждевременные неточные показани . На чертеже приведена структурна элек трическа схема предложенного частотнофазового компаратора. Частотно-фазовый компаратор по авторскому свидетельству Na 484621 содержит первую 1 и вторую 2 схемы И-НЕ, фазовый триггер 3, первый блокирующий триг- гер 4, второй блокирующий триггер S, причем входы фазового триггера 3 подклю чены к выходу источника 6 контролируемой частоты и выходу источника 7 эталонной частоты, а также к первым входам первой 1 и второй 2 схем И-НЕ, к вторым входам которых подключены единичный и нулевой выходы фазового триггера 3 соответственн а к Выходам - первые входы первого 4 и второго 5 блокирующих триггера, нулевые выходы которых соединены с их вторыми входами через третью схему 8 И-НЕ, а единичные выходы с первыми входами четвертой 9 и п той 10 схем И-НЕ, при этом второй вход четвертой схемы ,9 И-НЕ сое- динен с выходом п той схемы 10 И-НЕ, второй вход которой подключен к нулевому выходу фазового триггера 3. При этом выходы первой 1 и второй 2 схем И-НЕ подключены к соответствующим входам третье схемы 8 И-НЕ. Частотно-фазовый компаратор работает следующим образом. При превышении частоты источника 7 эталонной частоты, сравниваемой с ним частоты 6 контролируемой частоты возникает состо ние, которое характеризуетс тем, что в промежутке между поступлением на вход триггера 3 двух импульсов контролируемой частоты на его вход поступают два импульса эталонной частоты, первый из которых устанавливает выход, соединенный со схемой 2 И-НЕ, в единичное состо ние, а выход, соединенный со схемой 1 И-НЕ, - в нулевое, подготавлива тем самым схему 2 И-НЕ к прохождению второго импульса, который с ыхода схемы 2 И-НЕ пос упит на вход торого блокирующего три;-гера 5. При том выход триггера 5, соединенный со хемой 9 И-НЕ, устанавливаетс в liyne- ое состо ние, блокиру схему 9 И-НЕ, благодар чему выход компаратора устанавиваетс в состо ние, сигнализирующее о том, что эталонна частота выше контролиуемой . В указанном состо нии компаратор находитс до тех пор, пока в промежутке между поступлением на вход триггера 3 двух импульсов эталонной частоты на его вход поступ т два импульса контролируемой частоты. При этом сигналы с выходов триггеров 4 и 5 поступ т на вход схемы 8 И-НЕ. Однако сигнал на выходе схемы 8 И-НЁ по вл етс с задержкой благодар тому, что с выхода схемы 1 И-НЕ на вход схемы 8 И-НЕ будет пост гаать входной импульс, предотвраща повторное срабатывание триггера 4. После окончани действи входного импульса задержанный сигнал с выхода схемы И-НЕ установит блокирующие триггеры 4 и 5 в исходное состо ние, при котором на их выходах, соединенных со схемами 10 и 9 И-НЕ соответственно , будет единичное состо ние. Компаратор перейдет от режима сравнени частот к режиму сравнени фаз. На схемы 9 и 10 И-НЕ с выходов триггеров 4 и 5 подаетс , разрещающий единичный сигнал, и выход компаратора повтор ет сазто ние выхода фазового триггера 3, при этом длительность выходных импульсов пропорциональна фазовому сдвигу сравниваем ых частот . Формула изобретени Частотно-ч})азовый компаратор по авт. св. № 484621, отличающийс тем, что с целью исключени ложных срабатываний, выходы первой и второй схем И-НЕ подключены к соответствующим входам третьей схемы И--НЕ. Источники информации, прин тые: во внимание при экспертизе. 1. Авторское свидетельство СССР № 484621, кл. Н 03 Б 13/00, 1974.For this purpose, in the frequency-phase comparator according to the author's certificate No. 484621 containing the AND-NOT circuit, a phase and two blocking triggers, in which the inputs of the phase trigger are connected to the terminals of the controlled and reference frequency sources, and also connected to the first inputs of the two AND-NOT circuits, The second inputs of which are connected respectively to the primary and zero outputs of the mentioned phase trigger, and to the outputs - the first inputs of blocking triggers, the zero outputs of which are connected to their second inputs through the AND-NOT circuit, and the single outputs corresponding to correspondingly with the first inputs of the fourth and fifth AND / NOT circuits, while the second input of the fourth AND-NOT circuit is connected to the output of the fifth AND-NOT circuit, the second input of which is connected to the zero output of the phase trigger, the outputs of the first and the second AND circuits -NOT connected to the corresponding inputs of the third circuit. The TajKOfl comparator provides a blocking trigger without repeated false alarms and eliminates premature inaccurate readings. The drawing shows a structural electrical circuit of the proposed frequency-phase comparator. According to the author's testimony, Na 484621 frequency-phase comparator contains the first 1 and second 2 IS-NOT circuits, phase trigger 3, the first blocking trigger 4, the second blocking trigger S, and the inputs of the phase trigger 3 are connected to the output of the source 6 of a controlled frequency and the output of source 7 of the reference frequency, as well as the first inputs of the first 1 and second 2 I-NOT circuits, to the second inputs of which the unit and zero outputs of the phase trigger 3 are connected, respectively, to the Outputs - the first inputs of the first 4 and second 5 blocking triggers, zero outputs koto They are connected to their second inputs through the third circuit 8 AND-NOT, and the single outputs with the first inputs of the fourth 9 and fifth 10 I-NOT circuits, while the second input of the fourth circuit, 9 AND-NOT is connected to the output of the fifth circuit. 10 NAND, the second input of which is connected to the zero output of the phase trigger 3. At the same time, the outputs of the first 1 and second 2 circuits of the NAND are connected to the corresponding inputs of the third circuit 8 AND NID. The frequency-phase comparator operates as follows. When the frequency of the source 7 of the reference frequency is exceeded, the frequency of the controlled frequency compared to it 6, a state arises which is characterized by the fact that in the interval between the arrival of the trigger 3 of two pulses of the controlled frequency, two pulses of the reference frequency arrive at its input, the first of which sets the output connected to the circuit 2 AND-NOT to the unit state, and the output connected to the circuit 1 AND-NOT to the zero state, thus preparing the circuit 2 AND-NOT to the passage of the second pulse, which from the output of the circuit 2 AND-NOT pic A feed to the input of the blocking three; -ger 5. At the same time, the output of the trigger 5, connected to the 9 AND-NO circuit, is set to the liyne state, blocking the 9 AND-NOT circuit, so that the comparator output is set to that the reference frequency is higher than the controlled one. In the indicated state, the comparator is until the interval between the arrival at the input of the trigger 3 of two pulses of the reference frequency at its input receives two pulses of the controlled frequency. In this case, the signals from the outputs of the flip-flops 4 and 5 are fed to the input of the circuit 8 AND-NOT. However, the signal at the output of circuit 8 AND-HE appears to be delayed due to the fact that from the output of circuit 1, AND-NOT to the input of circuit 8, AND-NOT will push the input pulse, preventing the trigger of the trigger 4 again. After the input pulse expires, the delayed the signal from the output of the NAND circuit will set the blocking triggers 4 and 5 to the initial state, at which, at their outputs connected to the circuits 10 and 9, NID, respectively, will be a single state. The comparator will switch from the frequency comparison mode to the phase comparison mode. The circuits 9 and 10 AND-NOT from the outputs of the flip-flops 4 and 5 are applied to enable a single signal, and the output of the comparator repeats the output of the phase flip-flop 3, while the duration of the output pulses is proportional to the phase shift of the compared frequencies. The invention of the frequency-h}) the basic comparator according to ed. St. No. 484621, characterized in that, in order to eliminate false alarms, the outputs of the first and second circuits are NOT connected to the corresponding inputs of the third AND circuit. Sources of information taken: into account in the examination. 1. USSR author's certificate No. 484621, cl. H 03 B 13/00, 1974.
ВыходOutput