SU544137A1 - Устройство управлени перестройкой частоты - Google Patents

Description

1

Изобретение относитс  к системам св зи и может использоватьс  в устройствах управлени  перастройкой частоты приемных и передающих устройств, в комплексах наклонного зондировани  ионосферы и выбора оптимальных частот св зи.

Известно устройство управлени  перестройкой частоты системы св зи, содержащее последовательно соединенные коммутатор, декадный счетчик и схему сравнени , а так- же регистр, включе шый между коммутаторо и другим входом схемы сравнени , и шифратор l.

Однако в известном устройстве при приеме сигналов от нескольких передающих центров возможны ошибки в перестройке частоты .

Цель изобретени  - повышение точности перестройки при приеме сигналов нескольк ос передающих центров.

Дл  этого в предложенное устройство введены зaпo шнaющий блок, наборный блок, два распределител , одновибратор, элементы И и ИЛИ, при этом наборный блок через шифратор и запоминающий блок подключен к

коммутатору; выход шифратора подключен к друго 1у входу коммутатора, к стробирующим входам которого подключены выходы обоих распределителей, выход первого распределите-ч  подключен к первому адресному входу зэ.по  1нающего блока, первый вход первого распределитеч  подключен к наборному блоку , другой выход которого подключен к первому входу переключател , первый выход Которого подключен к входу второго распределител , а второй вход первого распределител  подключен к второму выходу переключател , причем другие адресные входы запоминающего блока соединены с выходами элементов И, первые входы которых подключены к выходу элемента ИЛИ, один вход которого подключен к третьему выходу наборного блока, на другой вход элемента ИЛИ через одновибратор и на третий вход первого распределител  непосредственно поданы импульсы начала щжла, а на второй вход .переключател  поданы -импульсы тактовой частоты.

На чертеже изображена структурнв.  электрическа  схема предложенного устройства. Оно содержит последовательно соед1шен- ные коммутатор 1, декадный счетчик 2 и схему сравненн  3, регистр 4, вк.почехшый между коммутатором 1 и другим входом схемы сравнени  3, а также шифратор 5, запомршающий блок 6, наборный блок 7, распределители 8 и 9, элементы И 10 и элемент ИЛИ 11, одновибратор 12. При этом наборный блок 7 через шифратор 5 и запоминающий блок 6 подключен к коммута тору 1, выход шифратора 5 нодк.шочен к другому входу коммутатора 1, к стробирующим входам которого подклдочены выходы распределителей 8 и 9, при этом выход распределител  9 подключен также к первому адресному входу запокишающего блока 6, первый вход распределител  9 подключен к первому выходу наборного блока 7, второй выход которого подключен к первому входу переключател  13, первый выход которого подключен к входу распределител  8, а второй вход распределител  9 подключен к второму выходу переключател  13. Причем другие адресные входы запоминающ го блока 6 соедш1ены с выходами элемен тов И 10, первые входы которых подключен к выходу элемента ИЛИ 11, один вход которого подключен к третьему выходу наборного блока 7, на другой вход элемента ИЛИ 11 через одновибратор 12 и на третий вхо распределител  9 непосредстве11.но поданы импульсы начала цикла, а на второй вход переключател  13 поданы импульсы тактовой частоты. Устройство работает след тошим образом Дл  набора в запомщ1ающий блок 6 нача ных и конечных частот диапазона перестрой переключатель 13 ставитс  в положение Набор При этом цепь сдвига распределит л  8 отключаетс , а распределител  9 подключаетс  к наборному блоку 7. Переключатель 13 ставитс  в положение 1. После этого с наборного блока 7 в распределитель 9 занисываетс  1 и нажатием соответствующих кнопок производитс  набор частот. При нажатии любой клопки на вход запоминающего блока 6 с шифратора 5 поступает код соответствующей пнфры, кроме того, S, цепь сдвига распределител  9 поступает продвигающий импульс, а на соответствуете- щую коорд шату запомш1ающего блока 6 через элемент ИЛИ 11 и один из элементов И 10 поступает импульс опроса, С первого выхода распределител  9 стробирующий им:- пульс поступает на координату х запоминаю щего блока 6 и на соответствующий вход коммутатора 1. При этом код первой цифры записываетс  в выбранный адрес запомина ю щего блока 6 и декаду счетчика 2, соответ ствующую старшему разр ду частоты. При . нажатии кнопки, соответствующей второй цифре набираемой частоты, едшпща сдвигаетс  в распред&лителе 9 на один разр д и код с выхода шифратора 5 записываетс  в адрес запоминающего блока 6 с координатой X ив следующую декаду счетчика 2. По окончании набора начальной частоты диапазона набираетс  конечна  частота, котора  записываетс  по соответствующим адресам запоминающего блока 6 ив регистр 4, После этого переключатель 13 ставитс ; в положение, соответствующее второй прог рамме, и набор повтор етс  Таким образом, по окончании процесса набора по соответствующим адресам запомШ ающего блока будут записаны начальные и конечные частоты перестройки каждой программы. После этого переключателем 13 выбирают нужную программу и став т его в положение работа, при этом цепь сдвига распределител  9 подключаетс  к цепи импульсов тактовой частоты , а распределител  8 к наборному блоку 7. Рассмотрим работу устройства в режиме зондировани . Импульсом начала цикла запускаетс  одновибратор 12 и записываетс  1 в распределитель 9. Одновибратор 12 вырабатывает импульс, который через элемент ИЛИ 11 и соответствующий элемент И 10 стробирует координату запомш-1ающего блока 6, выбранную переключателем 13, на врем , нревыщающее цикл работы распределите .л  9. Имп льсами тактовой частоты 1 продвигаетс  по распределителю 9 и стробирует координаты X запоминающего блока 6 и соответствующие входы коммутатора 1, при этом в счетчик 2 записываетс  начальна  частота диапазона зондировани , а в регистр 4 конечна  частота . В процессе перестройки счетчика 2 частота, получающа с  в нем, сравниваетс  схемой сравнени  3 с частотой, наход щейс  в регистре 4. При совпадении этих частот схема выдает команду Стоп, по котсрой процесс перестройки счетчика 2 прекращаетс . При поступлении следующего импульса начала шжла цикл работы повтор етс . В режиме анализа начальна  и конечна  частота анализа набираютс  в счетчик 2 и регистр 4 соответственно посредством наборного блока 7, шифратора 5, коммутатора 1 и распределител  8, Запомишюший блок 6 и распределитель 9 при этом в работе не участвуют. Выполнение устройства в таком виде значительно повышает точность перестройки частоты при приеме сигналов от нескольких передающих центров.

Claims (1)

1. Отчет по ОКР Сойка, шв . № О7021 92, 1974 с. 43-45 (прототип).