SU526939A1 - Устройство дл передачи и приема дискретной информации - Google Patents
Устройство дл передачи и приема дискретной информацииInfo
- Publication number
- SU526939A1 SU526939A1 SU2041295A SU2041295A SU526939A1 SU 526939 A1 SU526939 A1 SU 526939A1 SU 2041295 A SU2041295 A SU 2041295A SU 2041295 A SU2041295 A SU 2041295A SU 526939 A1 SU526939 A1 SU 526939A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- serial
- output
- converter
- parallel
- Prior art date
Links
Landscapes
- Dc Digital Transmission (AREA)
Description
Наиболее близким к изобретению по технической сущности и достигаемому результату вл етс устройство дл передачи и приема информации, содержандее хронизатор, выход которого соединен с тактовым входом иреобразовател параллельного кода в последовательный , триггер, единичный вход которого соедииен с первым входом устройства и запускающим входом преобразовател пара;1лельиого кода в последовательный, преобразователь последовательного кода в параллельный, .первую , вторую, третью и четвертую линии св зи , причем группа входов и группа выходов устройства соединены соответствеппо с информационными входами преобразовател параллельного кода в последовательный и информационными выходами преобразовател последовательного кода в параллельный.
Недостатком известного устройства вл етс мала пропускна способность, обусловленна невозможностью одновременной передачи нескольких сигналов с нриемной стороны на передающую и невозможностью одновременной передачи сигналов с обеих сторон.
Цель изобретени - повышение пропускной способности устройства.
.Это достигаетс тем, что предлагаемое устройство содержит блок уплотнени и блок разделени управл ющих сигналов, первый, второй , третий и четвертый элементы «Н, элемент «ИЛН, элементы «И-НЕ, причем первые входы первого и второго элементов «И соединены с выходами преобразовател параллельного кода в последовательный, вторые входы первого и второго элементов «И - с вторым входом устройства, а выходы первого и второго элементов «И через первую и вторую линии св зи соответственно соедииены с первым и вторым входами преобразовател последовательного кода в параллельный , с входами элементов «ИЛИ и «И-НЕ. Нервый выход преобразовател последовательного кода в параллельный, выходы элементов «ИЛИ, «И-НЕ, через третий элемент «И соединены с третьим входом преобразовател последовательного кода в параллельный , четвертый вход которого и первый вход блока уплотнени управл ющих сигналов соедииены с третьим входом устройства, четвертый и п тый входы которого соединены соответственно с вторым и третьим входами блока уплотнени управл ющих сигналов, первый и второй выходы которого через третью и четвертую линии св зи соединены соответственно с первым и вторым входами блока разделени управл ющих сигналов, первый выход которого соединен с первым входом четвертого элемепта «И, второй вход которого соединен с единичным выходом триггера. Выход элемента «ИЛИ, второй выход преобразовател последовательного кода в параллельный, второй и третий входы блока разделени управл юн их сигналов соединены соответственно с первым, вторым, третьим и четвертым выходами устройства, п тый выход устройства соединен с выходом четвертого элемента «И, а нулевой вход триггера - с третьей линией св зи.
На чертеже показана блок-схема предлагаемого устройства.
Схема содержит хронизатор 1, преобразователь 2 параллельного кода в последовательный , преобразователь 3 последовательного кода в параллельный, блок 4 разделени управл ющих сигналов, блок 5 уплотнени управл ющих сигналов, триггер 6, элементы «И 7- 10, элемент «ИЛИ 11, элемент «И-НЕ 12, элементы «И 13, 14, элементы «ИЛИ 15-21, входы 22-27, выходы 28-33, первую, вторую,
третью и четвертую линии св зи 34-37 соответственно и элементы «И 38, 39.
Устройство предназначепо дл передачи сигналов стыка С 3 (ГОСТ 18146-72) понебольщому количеству линий св зи и восстановлеПИЯ их на приемной стороне.
В описании прин ты следующие условные обозначени сигналов: ГИ - готовность источника , УИ - управление источника, ГН - готовность приемника, УН - управление приемника , ОШ - ошибка, ДН - данные источиика .
Хропизатор 1, преобразователь 2 параллельного кода в последовательный и элементы «И 7, 8 предназначены дл уплотнени сигналов
источника информации и их передачи. Блок 4 разделени управл ющих сигналов служит дл разделени сигналов потребител информации (Г;П, УН, ОШ), переданных через линии св зи 36, 37. Триггер 6 и элемент «И 9
осуществл ют задержку переднего фронта сигнала УН до окончани сигнала УИ.
Элемент «ИЛИ 11 и элемент «И-НЕ 12 служат дл выделени сигнала ГИ и сигналов
синхронизации, передаиных по лини м св зи 34, 35. Нреобразователь 3 последовательного кода в параллельный производит преобразование данных источника в параллельный код и формирует сигнал УИ. Блок 5 уплотнени
управл ющих сигналов может быть выполнен, например, в виде определенным образом соединенных элементов «И 13, 14 и элементов «ИЛИ 15, 17, блок 4 разделени управл ющих сигналов - в виде элементов «ИЛИ
18 - 21 и элементов «И 38 - 39. Нреобразователь 3 носледовательного кода в параллельный представл ет собой регистр сдвига на ге+1 разр д, где п - длина преобразуемых слов.
Устройство работает следующим образом. Нри поступлеиии по входу 22 сигнала УИ данные источника ДИ через группу входов 27 ввод тс в преобразователь 2 и затем в течение п тактов выдаютс в последовательном
коде с активным нулем на входы элементов «И 7, 8. Эти сигналы должны быть импульсными и инвертироваиными, т. е. при выдаче единичного значени элемента данных на единичном выходе преобразовател 2 должен
быть отрицательный (или нулевой) импульс,
На вторые входы элементов «И 7, 8 по входу 23 поступает енгнал ГИ, поэтому элементами «И 7, 8 поддерживаетс уровепь логической единицы в лиии х св зи 34, 35 иа врем существовани сигнала ГИ, за исключением моментов передачи элементов данных из преобразовател 2. Так как нулевое и единичное зиачени элемента данных взаимоисключаемые , уровень логической единицы в лини х св зи 34, 35 при передаче данных одновремеино не прерываетс . На выходе элемента «ИЛН 11 сигнал совпадает с сигналом ГИ на выходах элементов «И 7, 8. На выходе элемента «И-НЕ 12 сигнал формируетс при нулевом значении сигналов в любой из линий св зи 34, 35, т. е. в момент передачи элементов данных. Выходные сигналы элемента «И-НЕ 12 вл ютс сигналами сдвига дл преобразовател 3 из последовательного кода в параллельный.
Нреобразователь 3 устанавливаетс в исходное состо ние при отсутствии сигнала УП от потребител информации (в промежутках между очередными сигналами УН). Носле поступлени на вход преобразовател п импульсов сдвига на его выходах 28 выставлен параллельный код даиных источника, и в это врем формируетс передний фронт сигнала УИ. Такое состо ние преобразовател иоддерживаетс до сн ти сигнала УП по входу 24 потребителем информации.
Таким образом, все сигналы источника информации (ГИ, УИ, ДИ) передаютс по двум проводам. Сигиалы ГН, УН, ОШ, поступающие по входам 24-26 от потребител информации , объедин ютс блоком 5 и передаютс в линии св зи 36, 37.
Сигнал ГН передаетс уровиелт логической единицы в обеих лини х св зи 36, 37, сигнал УН - инвертированием этого уровн в одной заранее определенной, например, линии св зи 36, сигнал ОШ - в другой линии св зи 37. При передаче сигнала ОШ запрещаетс прерывание единичного уровн по линии передачи сигнала УН, чтобы исключить одновременное прерывание в обеих лини х 36, 37.
Блоком 4 разделеии управл юпшх сигналов сигналы ГН, УН и ОШ выдел ютс из линий св зи 36, 37 и выдаютс ио отдельным тиинам. Сигналы ГИ, ГН и ОШ па выходах 29, 31, 32 устройства и сигнал УН fia выходе 33 совпадают по времени с соответствуюпиши сигналами на входах 23, 25, 26 устройства.
Нередний фроит сигнала УИ на выходе 30 и данных источника на выходе 28 устройства задержаны относительно соответствуюпптх входных сигналов на врем передачи данных источника последовательным кодом по лини м св зи 34, 35. Така задержка не нарушает дисциплины обмена по стыку СЗ, так как задержка этих сигналов относительно переднего фронта сигнала УН не ограничена.
Задний фронт сигнала УИ на выходе 30 устройства опережает задний фронт сигнала УИ иа входе 22 (на выходе 30 он
совпадает с задним фронтом сигнала УН. па входе 22 он формируетс источником информации после сн ти сигнала УН с произвольной задержкой). Это может привести к тому, что потребитель информации выставит сигнал УП (запрос нового знака), и он может поступить на источник информации до сн ти им с входа 22 сигнала УИ по предыдущему слову, что не допускаетс дисциплиной обмена по стыку СЗ.
Дл исключени такой ситуации устройство содержит триггер 6 и элемент «И 9. Триггер 6 в нулевое состо ние устанавливаетс при сн тии с входа 24 сигнала УП потребителем, а
в единичное - при сн тии сигнала УИ источником . Сигнал на единичном выходе триггера 6 разрешает прохождение сигнала УП на выход 33 устройства, т. е. только после сн ти с входа 22 сигнала УИ источником.
Если сигнал ОШ не совиадает по времени с сигналом УП (например, передаетс от конца предыдущего до нача,1а очередного УП), то элементы «ИЛИ 17 и 21 необходимо исключить .
В преобразователе 3 последовательпого кода в параллельный, совмещены операции сдвига информации и счета импульсов. Преобразователь 3 работает следующим образом. При отсутствии сигнала УН регистр сдвига устанавливаетс в исходное состо ние, причем первый разр д - в единичное, остальные - в нулевое.
Элемент «И 10 разрешает прохождение импульсов сдвига с выхода элемента «И-НЕ
12 на регистр сдвига до момента переключенн последнего триггера в единичное состо ние , т. е. до тех пор, пока едпница, заппсаииа при установке в первый разр д, не сдвинетс в последний. К этому времени все разр ды ииформации расположатс в регистре сдвига. Сигнал на единичном выходе последнего разр да регистра сдвига свидетельствует о конце преобразовани и используетс как сигнал «Управлеипе источника (УИ).
Нредложенное устройство позвол ет передать и эквивалентно преобразовать все сигиалы стыка СЗ по четырем проводам. Нри этом дисциплина обмена информацией дл источника н потребител не измен етс .
Введение элементов «Н 7, 8 позвол ет передать потенциальный сигнал (ГИ) совместно с элементами слова и сигналами синхронизации . Трудность в совместной передаче этих сигналов состоит в том. что в некоторые
моменты времени omi существуют одновременно . Так, элементы слова нужно передавать во врем существовани сигнала ГИ. Блоки 4 и 5 обеспечивают передачу и восстановление по двум лини м св зи трех потенциальных сигналов потребител (ГГ1, УН, ОШ). частично совпадающих по времени.
Нростота устройства и алое количество элементов создают высокую надежность устройства . Рассто ние и скорость передачи информации определ етс типами линий св зи и
примен емых в устройстве элементов. При этом на передачу каждого сигнала стыка СЗ затрачиваетс не более одного импульса, что обеспечивает значительно большую скорость передачи по сравнению с известным устройством .
Кроме того, предлагаемое устройство обладает более высокой пропускной способностью благодар тому, что не требуетс передачи стартового и стопового сигналов в каждой посылке (что характерно дл известного устройства ), следовательно врем , затрачиваемое на передачу этих посылок, может быть использовано дл передачи информации; передачи тактовых сигналов с передающей стороны на приемную, что дает возможность передавать элементы данных с высокой скоростью. Скорость в этом случае ограничиваетс только быстродействием элементной базы устройства.
Практически возможна передача со скоростью бит/сек. При передаче же телеграфных посылок скорость передачи согласно рекомендации МККТТ установлена в 50, 100, 200 бод.
Claims (1)
- Формула изобретениУстройство дл передачи и приема дискретной информации, содержащее хронизатор, выход которого соединен с тактовым входом преобразовател параллельного кода в последовательный , триггер, единичный вход которого соединен с первым входом устройства и запускающим входом преобразовател параллельного кода в последовательный, преобразователь последовательного кода в параллельный , первую, вторую, третью и четвертую линии св зи, причем группа входов и группа выходов устройства соединены соответственно с информационными входами преобразовател параллельного кода в последовательный и информационными выходами преобразовател последовательного кода в параллельный.отличающеес тем, что, с целью повышени пропускной способности устройства, оно содержит блок уплотнени и блок разделени управл ющих сигналов, первый, второй, третий и четвертый элементы «И, элемент «ИЛИ, элемент «И-НЕ, причем первые входы первого и второго элементов «И соединены с выходами преобразовател параллельного кода в последовательный, вторые входыпервого и второго элементов «И соединены с вторым входом устройства, а выходы первого и второго элемептов «И через первую и вторую линии св зи соответственно соединены с первым и вторым входами преобразовател последовательного кода в параллельный , с входами элементов «ИЛИ и «И-НЕ, первый выход преобразовател последовательного кода в параллельный, выходы элементов «ИЛИ, «И-НЕ через третий элемент «Исоединены с третьим входом нреобразовател последовательного кода в параллельный, четвертый вход которого и первый вход блока уплотнени управл ющих сигналов соединены с третьим входом устройства, четвертый и п тый входы которого соединены соответственно с вторым и третьим входами блока уплотнени управл ющих сигналов, первый и второй выходы которого через третью и четвертую линию св зи соединены соответственно с первыми вторым входами блока разделени управл ющих сигналов, первый выход которого соединен с первым входом четвертого элемента «И, второй вход которого соединен с единичным выходом триггера, выход элемента«ИЛИ, второй выход преобразовател последовательного кода в параллельный, второй и третий выходы блока разделени управл ющих сигналов соединены соответственно с первым, вторым, третьим и четвертым выходами устройства, п тый выход устройства соединен с выходом четвертого элемента «И, а нулевой вход триггера соединен с третьей линией св зи.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2041295A SU526939A1 (ru) | 1974-07-03 | 1974-07-03 | Устройство дл передачи и приема дискретной информации |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU2041295A SU526939A1 (ru) | 1974-07-03 | 1974-07-03 | Устройство дл передачи и приема дискретной информации |
Publications (1)
Publication Number | Publication Date |
---|---|
SU526939A1 true SU526939A1 (ru) | 1976-08-30 |
Family
ID=20590104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU2041295A SU526939A1 (ru) | 1974-07-03 | 1974-07-03 | Устройство дл передачи и приема дискретной информации |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU526939A1 (ru) |
-
1974
- 1974-07-03 SU SU2041295A patent/SU526939A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
JPH07105818B2 (ja) | 並列伝送方式 | |
IL36446A (en) | Time divison multiplex data transmission system | |
JPH0142172B2 (ru) | ||
KR830008578A (ko) | 다수의 스테이션(중계국)들을 상호 접속하기 위한 클록와이어와 데이타 와이어를 포함하는 2와이어 버스(Bus) 시스템 | |
EP0328237A2 (en) | Data packet switching | |
JPS58200654A (ja) | 通信装置 | |
US4367549A (en) | Method and apparatus for multiplexing a data signal and secondary signals | |
US4516236A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals. | |
US4282600A (en) | Method for synchronizing sending and receiving devices | |
EP0049627B1 (en) | Byte-to-bit synchronizing circuitry | |
SU526939A1 (ru) | Устройство дл передачи и приема дискретной информации | |
US4808008A (en) | Method of transmitting digital streams over higher rate channels and a device for implementing same | |
GB2229610A (en) | Pcm communication system | |
US3558827A (en) | Telephone switching system with independent signalling channels employing time-division multiplex | |
US3337687A (en) | Synchronous multiplex telegraphy | |
JPH01302946A (ja) | コード・バイオレーション検出回路 | |
GB1309754A (en) | Electrical signalling systems | |
US4771421A (en) | Apparatus for receiving high-speed data in packet form | |
US4255813A (en) | Dicode transmission system | |
US3626095A (en) | Regenerating repeating system for start-stop telegraph signals | |
CA1189928A (en) | Full-duplex transmission of bit streams serially and in bit-synchronism on a bus between two terminals | |
US3627945A (en) | Transmission of asynchronous telegraphic signals | |
SU527832A1 (ru) | Устройство дл сопр жени источников и приемников сообщений с аппаратурой передачи данных | |
SU1159164A1 (ru) | Преобразователь последовательного кода в параллельный |