SU517880A2 - Устройство дл коррекции программы - Google Patents

Устройство дл коррекции программы

Info

Publication number
SU517880A2
SU517880A2 SU2021904A SU2021904A SU517880A2 SU 517880 A2 SU517880 A2 SU 517880A2 SU 2021904 A SU2021904 A SU 2021904A SU 2021904 A SU2021904 A SU 2021904A SU 517880 A2 SU517880 A2 SU 517880A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
pulses
divider
signal
Prior art date
Application number
SU2021904A
Other languages
English (en)
Inventor
Владимир Петрвич Лоншаков
Михаил Абрамович Хабенский
Original Assignee
Предприятие П/Я Г-4086
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я Г-4086 filed Critical Предприятие П/Я Г-4086
Priority to SU2021904A priority Critical patent/SU517880A2/ru
Application granted granted Critical
Publication of SU517880A2 publication Critical patent/SU517880A2/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Ha фиг. 1 дана блок-схема предлагаемого устройства; на фиг. 2 - временные днаграммы.
Устройство содержит источник 1 управл ющего сигнала, делитель 2 частоты управл ющего сигнала, делитель 3 частоты зправл емого генератора, линейный фазовый детектор 4, управл емый генератор 5, источник 6 входного сигнала устройства, нропорциональный величине коррекции, блок 7 выделени  маркерных импульсов и блок 8 кодировани  маркерных ИМПЗЛЬСОВ.
Источником 1 управл ющего сигнала  вл етс  система программного управлени . Двоичный делитель 2 частоты имеет коэффициент делени  т, причем . Счетный вход, т. е. первый вход делител  частоты, подключен к выходу источника 1 управл ющего сигнала и входу блока 7 выделени  маркерных импульсов .
Второй вход делител  2 частоты подключен к выходу блока выделени  маркерных импульсов . Выход делител  частоты подключен к первому входу фазового детектора 4. Выход управл емого генератора 5 подключен ко входу делител  3 частоты и первому входу блока кодировани  маркерных импульсов. Коэффициент делени  делител  3 частоты от входа до первого выхода, подключенного ко второму входу фазового детектора 4, равен т, т. е. одинаков с коэффициентом делени  делител  2 частоты. Коэффициент делени  делител  3 частоты от входа до второго выхода, подключенного ко второму входу блока 8 кодировани  маркерных импульсов, равен «, т. е. одинаков с количеством фаз многофазного управл ющего сигнала. Выход фазового детектора 4 подключен к первому входу управл емого генератора 5, а выход источника 6 входного сигнала подключен ко второму входу управл емого генератора 5.
/Предлагаемое устройство работает следующим образом.
С выхода источника 1 управл ющего сигнала тактовые импульсы, имеющие фазу фт, поступают на счетный вход делител  2. При делении частоты управл ющего сигнала делитс  и его фаза, поэтому сигнал, поступающий с выхода делител  2 на первый вход детектора 4, имеет фазу -. Сигнал с выхода
генератора 5 поступает на счетный вход делител  3 с фазой фг. С первого выхода делител  3 после делени  на т этот сигнал посту , , «т
пает на второй вход детектора 4 с фазой
Устройство работоспособно в зоне лине - сти фл детектора 4, что достигаетс  при коэффициенте делени  т делител  частоты, обеспечивающем выражение фт-фг / 2-фл.
Сигнал с выхода детектора 4 поступает на первый вход генератора 5, а сигнал с выхода источника 6 входного сигнала поступает на второй вход генератора 5.
Разность сигналов с выхода детектора 4 и с выхода источника 6 входного сигнала управл ет частотой, а следовательно, и фазой сигнала на выходе генератора 5 до тех пор, пока сигнал на выходе детектора 4 не будет равен входному сигналу. При этом разность фаз между тактовыми импульсами управл ющего сигнала и выходными имп льсами генератора 5 окажетс  пропорциональной входному сигналу, поступающему с выхода источника 6 входного сигнала. Выходные импульсы
генератора 5 проход т через блок кодировани  маркерных импульсов и  вл ютс  тактовым  импульсами выходного сигнала устройства . Таким образом, разность фаз между тактовыми импульсами управл ющего сигнала и тактовыми импульсами выходного сигнала устройства пропорциональна входному сигналу , поступающему с выхода источника 6 входного сигнала.
В виду того, что разность фаз между тактовыми импульсами управл ющего сигнала и тактовыми импульсами выходного сигнала устройства опредет етс  величиной коррекции и может существовать только при определенном взаимном соответствии состо ний делителей 2 и 3, следует, что взаимное соответствие состо ний делителей 2 и 3 определ етс  входным сигналом. Заметим, что при взаимном соответствии состо ний делителей 2 и 3 существует взаимное соответствие состо ний соответствующих разр дов деталей 2 и 3, например последних разр дов, так как каждому числу, наход щемус  в делителе, соответствует единственна  комбинаци  состо ний его разр дов.
Другими словами, взаимное соответствие состо ний разр дов делителей 2 и 3 также определ етс  входным сигналом.
Контроль взаимного соответстви  состо ний делителей 2 и 3 осуществл етс  источником 6
входного сигнала через детектор 4 и генератор 5 следзющим образом.
Если нет соответстви  состо ний делителей 2 и 3, например в момент сбо  одного из делителей от помехи, измен етс  частота генератора 5, что вызывает при этом непрерывное изменение фазы сигнала на выходе генератора 5 до тех пор, пока сигнал на выходе детектора 4 не будет равен входному сигналу. При равенстве этих сигналов обеспечиваетс 
такое взаимное соответствие состо ний делителей 2 и 3, какое было до сбо , следовательно , восстановитс  взаимное соответствие состо ний делителей 2 и 3. Это обеспечивает помехоустойчивость устройства.
Среди тактов-ых импульсов управл ющего сигнала первый тактовый импульс в каждом периоде  вл етс  маркерным. Он отличаетс  от остальных тактовых импульсов по какомулибо признаку, например, по амплитуде. По этому признаку блок выделени  маркерных импульсов выдел ет маркерные импульсы из управл ющего сигнала, поступающего на его вход с выхода источника 1 управл ющего сигнала. Маркерные импульсы с выхода блока выделени  маркерных импульсов поступают на второй вход делптел  2.
Первые разр ды делител  2, осуществл ющие деление частоты тактовых импульсов на п, устанавливаютс  первым маркерным импульсом в нулевое состо ние. К моменту прихода второго и последующего маркерных импульсов эти разр ды делител  2 будут находитьс  в нулевом состо нии и маркерные импульсы будут только подтверждать это состо ние , так как коэффициент делени  этих разр дов делител  2 равен п, и каждый маркерный импульс поступает после прихода п тактовых импульсов на счетный вход делител  2, если не было сбо  указанных разр дов делител  2. В случае сбо  этих разр дов делител  2 первый маркерный импульс, поступающий после сбо , установит их в то состо ние , в котором они должны были находитьс  к моменту поступлени  маркерного импульса в случае отсутстви  сбо , т. е. в нулевое состо ние.
Таким образом маркерные импульсы управл ющего сигнала устанавливают первые разр ды делител  2 в исходное состо ние и в дальнейщем контролируют их работу. Так как работа первых разр дов делител  2, осуществл ющих деление частоты тактовых импульсов на п, контролируетс  маркерными импульсами управл ющего сигнала и между соответствующими разр дами делителей 2 и 3 существует взаимное соответствие состо ний, определ емое входным сигналом, то по вление импульсов на втором выходе делител  3, осуществл ющем деление частоты импульсов генератора на п, будет однозначно определено входным сигналом и маркерными импульсами , поступающими с выхода блока 7. Импульсы со второго выхода делител  3 проход т через блок кодировани  маркерных импульсов, где они кодируютс  по тому признаку, которым отличаютс  маркерные импульсы управл ющего сигнала от остальных тактовых импульсов . Эти импульсы  вл ютс  маркерными импульсами выходного сигнала устройства.
Так как маркерные импульсы  вл ютс 
первыми тактовыми импульсами в каждом периоде управл ющего сигнала и выходного сигнала устройства, а разность фаз между тактовыми импульсами управл ющего сигнала и выходного сигнала устройства пропорциональна входному сигналу, то разность фаз между маркерными импульсами управл ющего сигнала и выходного сигнала устройства также пропорциональна входному сигналу. Из
этого следует, что предлагаемое устройство сообщает фазовый сдвиг управл ющему сигпалу , представл ющему п-фазную последовательность импульсов, пропорциональный величине коррекции.
Временные диаграммы, по сн ющие работу устройства, приведены на фиг. 2. Здесь а - управл ющий сигнал на выходе источника 1 управл ющего сигнала; б - маркерные импульсы на выходе блока 7 выделени  маркерных импульсов; в - состо ние первых разр дов делител  2, осуществл ющих деление маркерных импульсов на  ; г- состо ние всех разр дов делител  2; (Э - импульсы на выходе генератора 5; е - состо ние разр дов делител  3 между входом и вторым выходом; ж- состо ние всех разр дов делител  3; з - импульсы на выходе схемы кодировани  маркерных импульсов.

Claims (1)

  1. Формула изобретени 
    Устройство дл  коррекции программы на отклонение диаметра фрезы в фазовых и фазоимпульсных системах программного управлени  станками по авт. свид. ° 256842, отличающеес  тем, что, с целью расщирени  области применени  этого устройства, оно содержит блок выделени  маркерных импульсов, вход которого подключен к выходу источника управл ющего сигнала и первому входу двоичного делител  частоты управл ющего сигнала , а выход - ко второму входу этого блока, и блок кодировани  маркерных импульсов, первый вход которого подключен к выходу управл емого генератора, а второй - ко второму выходу двоичного делител  частоты управл емого генератора.
SU2021904A 1974-05-05 1974-05-05 Устройство дл коррекции программы SU517880A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU2021904A SU517880A2 (ru) 1974-05-05 1974-05-05 Устройство дл коррекции программы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU2021904A SU517880A2 (ru) 1974-05-05 1974-05-05 Устройство дл коррекции программы

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU256842 Addition

Publications (1)

Publication Number Publication Date
SU517880A2 true SU517880A2 (ru) 1976-06-15

Family

ID=20583817

Family Applications (1)

Application Number Title Priority Date Filing Date
SU2021904A SU517880A2 (ru) 1974-05-05 1974-05-05 Устройство дл коррекции программы

Country Status (1)

Country Link
SU (1) SU517880A2 (ru)

Similar Documents

Publication Publication Date Title
GB1450757A (en) Timed signal generating apparatus
GB1103567A (en) Improvements in or relating to pulse transmission systems
US3453551A (en) Pulse sequence detector employing a shift register controlling a reversible counter
GB1491899A (en) Signal generator arrangement
SU517880A2 (ru) Устройство дл коррекции программы
US3840815A (en) Programmable pulse width generator
SE433282B (sv) Synkroniseringssystem
ES410525A1 (es) Una disposicion para sincronizar y mantener en fase con unasenal de referencia una senal de medida producida por un ge-nerador.
US3141930A (en) Digital signal synchronizer system
US3411102A (en) Automatic frequency correction for phase locked oscillator systems
US3312884A (en) In phase detector
JPH0157539B2 (ru)
SU411388A1 (ru)
SU516183A1 (ru) Многоканальный генератор импульсов
SU1290282A1 (ru) Устройство дл синхронизации вычислительной системы
SU957450A1 (ru) Резервированный формирователь тактовых импульсов
SU906015A1 (ru) Формирователь синхронизирующей последовательности
US2967910A (en) Pulse transmitter
SU1406587A1 (ru) Многоканальное устройство дл синхронизации многомашинных комплексов
SU374750A1 (ru)
SU790356A1 (ru) Устройство синхронизации
SU1676129A1 (ru) Резервированное устройство формировани сетки опорных частот
SU921107A1 (ru) Устройство групповой тактовой синхронизации
SU1166052A1 (ru) Устройство дл синхронизации шкалы времени
SU425197A1 (ru) Преобразователь угол — код