SU514299A1 - Variable coefficient block - Google Patents

Description

Изо1брете«ие относитс  к аналоговой вычислительной технике.The view is related to analog computing.

Известен блок переменного коэффициента, содержащий генератор линейно растущего напр жени , дес тич ый счетчик иМПульсов, схему сравнени , операционный усилитель и источники опорного напр жени . Это устройство не .позвол ет воспроизводить знакопеременные функции и требует перестройки делител  напр жени  дл  воспроизведени  каждой новой функции. Наличие делител  напр жени  ограничивает точность воспроизведени  нелинейных фун-кций и количество ступенек апроксимации, что, в свою очередь, ограничивает область применени  устройства.A variable coefficient block is known, which contains a linearly growing voltage generator, a ten pulse pulse counter, a comparison circuit, an operational amplifier, and reference voltage sources. This device does not allow the reproduction of alternating functions and requires the restructuring of a voltage divider to reproduce each new function. The presence of a voltage divider limits the accuracy of reproduction of nonlinear functions and the number of approximation steps, which, in turn, limits the scope of application of the device.

С целью расширени  области применени  и повышени  точности устройства, в него дополнительно введены знаковый -ключ, и втора  группы ключевых элементов, блок запоминани , регистр, элементы задержки, элемент «ИЛИ, причем генератор линейно растущего напр жени  через последовательно соединенные схему сравнени  и дес тичный счетчик импзльсов подсоединен к элементу «ИЛИ, выход которого подсоединен к первым входам регистра, вторые входы которого соединены с блоком запоминани , выход дес тичного счетчика импульсов через соответствующие элементы задержки подсоединен к блоку запоминани  и к соответствующим уп2In order to expand the field of application and increase the accuracy of the device, a signed key, and the second group of key elements, the storage unit, the register, the delay elements, the OR element, and the linearly increasing voltage generator through the serially connected comparison circuit and the decimal the impuls counter is connected to the OR element, the output of which is connected to the first inputs of the register, the second inputs of which are connected to the storage unit, the output of the decimal pulse counter through the corresponding The delay elements are connected to the memory unit and to the corresponding packs.

равл ющим входам первой группы ключевых элементов, входы которых соединены с источниками опорного напр жени , а выход первой группы ключевых элементов подсоединен к схе-ме сравнени , выход блока запоминани  подсоединен к управл ющему входу знакового ключа, вход которого соединен с источником опорного напр жени , а выход знакового ключа подсоединен к соответствующим входам второй группы ключевых элементов, управл ющие входы второй группы ключевых элементов соединены с регистром, а выходы подсоединены к операционному усилителю. На чертеже представлена схема предложенного .блока.the equal inputs of the first group of key elements, the inputs of which are connected to the sources of the reference voltage, and the output of the first group of key elements are connected to the comparison circuit, the output of the memory unit is connected to the control input of the sign key, the input of which is connected to the source of the reference voltage, and the output of the sign key is connected to the corresponding inputs of the second group of key elements, the control inputs of the second group of key elements are connected to the register, and the outputs are connected to an operational amplifier. The drawing shows the scheme of the proposed .bloka.

Он содержит блок запоминани  1, соединенный со знаковым ключом 2, ключевые элементы 3, соединенные с регистром 4, элементы задержки 5, соединенные с элементами «ИЛИ 6 и дес тичным счетчиком 7, схему сравнени  8, соединенную с генератором линейно растущего напр жени  9, а также операционный усилитель 10.It contains a memory unit 1 connected to a key 2, key elements 3 connected to register 4, delay elements 5 connected to OR 6 elements and a decimal counter 7, comparison circuit 8 connected to a generator of linearly increasing voltage 9, as well as an operational amplifier 10.

На первую группу ключевых элементов 3 подаютс  напр жени  (Uon.,, оп..о оп.„), пропорциональные значени м временного аргумента . В блок запоминани  1 ввод тс  значени  передаточных коэффициентов усилнтел  10, с помощью которых на его выходе образуютс  на-пр жени  соответствующих ступенек апроксимации, а также знак этих напр жений . При включении блока переменного коэффициента срабатывает счетчик 7, и на схему сравнени  8 через открывающийс  ключевой элемент 3 первой группы лодаетс  опорное «апр жение, соответствующее первому значению временного аргумента (t/on.O- На входы схемы сравнени  8 поступают линейно растущее напр жение с генератора 9 и напр жение , соответствующее значению временного аргумента. В момент равенства этих напр жений схема сравнени  8 выдает импульс в счетчик 7. Счетчик 7 открывает соответствующий ключевой элемент 3 первой группы в цепи схемы сравнени  8, при это-м выставл етс  напр жение , соответствующее следующему значению временного аргумента. Кроме того, импульс со счетчика 7 проходит на элемент «ИЛИ 6 и обнул ет регистр 4. Элементы задержки 5, (Включенные на каждый выход счетчика 7, смещают во времени передачу информации от блока 1 и обнуление регистра 4. После передачи информации из блока 1 в регистр 4 на выходах соответствующих разр дов регистра 4 по вл етс  сигнал управлени  ключевыми элементами 3 второй группы. Последние подключают опорное «апр жение Uon. (знак t/on. зависит от сигнала управлени  из блока 1 на ключ 2) к входным сопротивлени .м усилител  10. На выходе усилител  образуетс  ступенька напр жени , по величине и знаку соответствующа  ступеньке апроксимации нелинейной функции.The first group of key elements 3 is supplied with voltages (Uon. ,, op.. o op. „), Proportional to the values of the temporal argument. In the memory unit 1, the values of the transfer coefficients of the amplifier 10 are entered, with the help of which the voltage of the corresponding approximation steps and the sign of these voltages are formed at its output. When the variable coefficient block is turned on, counter 7 is triggered, and the reference circuit AP, corresponding to the first value of the time argument (t / on. O), receives a linearly increasing voltage from the comparison circuit 8 through the opening key element 3 of the first group. generator 9 and the voltage corresponding to the value of the time argument. When these voltages are equal, the comparison circuit 8 outputs a pulse to counter 7. Counter 7 opens the corresponding key element 3 of the first group in the circuit of the comparison circuit 8, when this is set, the voltage corresponds to the following value of the time argument. In addition, the pulse from counter 7 passes to the element “OR 6 and zeroes the register 4. Delay elements 5, (Included on each output of counter 7, bias in time, the transfer of information from block 1 and the reset of register 4. After the transfer of information from block 1 to register 4, the control signal for key elements 3 of the second group appears at the outputs of the corresponding bits of register 4. The latter connect the reference “april uon. (the t / on sign depends on the control signal from block 1 to key 2) to the input resistors of amplifier 10. At the output of the amplifier, a voltage step is formed, in magnitude and sign corresponding to the non-linear function approximation step.

Цикл продолжаетс  до сброса генератора линейно растущего напр жени  .9.The cycle continues until a linearly increasing voltage generator is reset .9.

Claims (1)

4 Формула изобретени 4 claims БЛО.К переменного коэфициента, содержащий генератор линейно растущего напр жени , дес тичный счетчик импульсов, схему сравнени , операционный усилитель и источники опорного напр жени , отличающийс   тем, что, с целью р-асщирени  области применени  и повыщени  точности, в него дополнительно введены знаковый ключ, перва  к втора  группы ключевых элементов, блок запоминани , регистр, эле1менты задержки, элемент «ИЛИ, причем генератор линейно растущего напр жени  через последовательно соединенные схему сравнени  и дес тичный счетчик импульсов подсоединен к элементу «ИЛИ, выход которого подсоединен к первым входам регистра, вторые входы которого соединены с блоком запоминани , выход дес тичного счетчика импульсов через соответствующие элементы задержки подсоединен к блоку запоминани  и к соответствующим управл ющим входам первой группы ключевых элементов, входы которых соединены с источникам-и опорного напр жени , а выход первой группы ключевых элементов подсоединен к схеме сравнени , выход блока запоминани  подсоединен к управл ющему входу знакового ключа, вход которого соединен с источником опорного напр жени , а выход знакового ключа подсоединен к соответствующим входам второй группы ключевых элементов, управл ющие входы второй группы ключевых элементов соединены с регистром, а выходы подсоединены к операционному усилителю.BLO. To a variable coefficient, containing a linearly increasing voltage generator, a decimal pulse counter, a comparison circuit, an operational amplifier and reference voltage sources, characterized in that, in order to increase the scope of the application and increase accuracy, the sign the key, the first to the second group of key elements, the storage unit, the register, the delay elements, the OR element, the linearly growing voltage generator through the serially connected comparison circuit and the decimal counter named The pulses are connected to the OR element, the output of which is connected to the first inputs of the register, the second inputs of which are connected to the memory unit, the output of the decimated pulse counter is connected to the memory unit and to the corresponding control inputs of the first group of key elements whose inputs are connected with the source and reference voltage, and the output of the first group of key elements is connected to the comparison circuit, the output of the memory unit is connected to the control input of the sign key, d is connected to a source of reference voltage, and the output of the sign switch is connected to the corresponding inputs of the second group of key elements, control inputs of the second group key element connected to the register, and outputs connected to the operational amplifier. УОП, 0Uon 0 I &iJoniOPS, 0Uon 0 I & iJoni 10ten DD D DD d глch