SU479105A1 - Device for coupling a computer with on-off pulse sensors - Google Patents
Device for coupling a computer with on-off pulse sensorsInfo
- Publication number
- SU479105A1 SU479105A1 SU1931316A SU1931316A SU479105A1 SU 479105 A1 SU479105 A1 SU 479105A1 SU 1931316 A SU1931316 A SU 1931316A SU 1931316 A SU1931316 A SU 1931316A SU 479105 A1 SU479105 A1 SU 479105A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- pulse
- memory
- block
- computer
- bus
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Testing Or Calibration Of Command Recording Devices (AREA)
Description
средних частот всех указанных устройств, столь велика, что веро тность Р„ (Я, /) наложени п сообщений возрастает до значений, при которых достоверность оценки контролируемого технологического процесса становитс ниже допустимой.The average frequencies of all these devices are so high that the probability of P < I, /) overlaying n messages increases to values at which the reliability of the evaluation of the process being monitored becomes less than permissible.
Цель изобретени - повышение достоверности собираемой информации.The purpose of the invention is to increase the reliability of the information collected.
Это достигаетс тем, что в предлагаемое устройство введен блок управлени пам тью, причем выход блока согласовани соединен с блоком пам ти, выход схемы «ИЛИ - с блоком управлени пам тью, а блок пам ти и блок управлени пам тью св заны между собой и с вычислительной машиной.This is achieved in that a memory management unit is inserted into the proposed device, the output of the matching unit is connected to the memory unit, the output of the OR circuit is connected to the memory management unit, and the memory unit and the memory management unit are interconnected with each other. computer machine.
На фиг. 1 показана блок-схема устройства; на фиг. 2 - блок пам ти и блок управлени пам тью.FIG. 1 shows a block diagram of the device; in fig. 2 — memory block and memory control block.
Устройство содержит блок I формировани импульсов, который формирует импульс достаточно малой длительности в момент срабатывани датчика, групповой блок 2 кодировани , служаш;ий дл получени из одиночного импульса кода сообщени и усилени мощности передаваемого сигнала, блок 3 согласовани , схему «ИЛИ 4, формирующую импульсы записи информации, блок 5 пам ти (накопитель информации, состо щий из субблоков ) и блок б управлени пам тью.The device contains a pulse shaping unit I, which generates a pulse of sufficiently short duration at the moment the sensor triggers, group coding unit 2, which serves to receive a message code from a single pulse and amplify the power of the transmitted signal, matching unit, OR 4 circuit generating pulses information recording, memory block 5 (information storage consisting of sub-blocks) and memory management block b.
На фиг, 2 прин ты следующие обозначени : 7 - шины импульса записи информации, 8, 9 - шилы импульса заполнени субблока пам ти, 10 - шины импульсов чтени , II - импульсно-кодовые щины чтени , 12 - шины импульсов начальных установок, 13 - шины импульса конца приема информации, 14 - шина импульса конца обращени , I5i и 15-2 субблоки пам ти, 16 - блок местного управлени , 17 - регистр адреса, работающий в счетном режиме, 18 - регистр числа, 19 - куб пам ти, 20 - управл емый узел, содержащий дешифраторы, формирователи и усилители полуто,ков записи и считывани по разр дным цеп м куба пам ти, 21 - управл емый узел, но в адресных цеп х куба пам ти , 22 н 23 - ключевые схемы управлени , 24, 25 - триггеры переключени субблоков пам ти, 26-33-ключевые схемы управлени ; 34-37 - потенциальные выходы триггеров, 38-импульсно-кодовые шины информации, 39, 40-шины импульса установки в «О регистра числа, 41, 42-шины импульса конца обращени , 43, 44 - шины импульса начальной установки регистра числа, 45, 46 - шины импульса начальной установки регистра адреса.In FIG. 2, the following notation is adopted: 7 — busses of information recording pulse, 8, 9 — awls of a pulse of a memory sub-block, 10 — busses of read pulses, II — pulse-code reading widths, 12 — busses of initial settings pulses, 13 - bus pulse end of reception of information, 14 - bus pulse end of circulation, I5i and 15-2 memory subunits, 16 - local control unit, 17 - address register, operating in counting mode, 18 - number register, 19 - memory cube, 20 - a controlled node containing decoders, drivers and amplifiers for one and a half bits of writing and reading chains of the memory cube, 21 — a controlled node, but in the address chains of the memory cube, 22 n 23 — key control circuits, 24, 25 — triggers for switching memory sub blocks, 26–33 key control circuits; 34-37 - potential outputs of the trigger, 38-pulse-code bus information, 39, 40-bus pulse installation in the register number, 41, 42-bus pulse end of circulation, 43, 44 - bus pulse initial setup register number, 45 , 46 - bus pulse initial setup address register.
Устройство работает следующим образом.The device works as follows.
В момент осуществлени контролируемого событи срабатывает соответствующий датчик, и блок формировани импульсов формирует импульс достаточно малой длительности. Импульс поступает в блок 2, где преобразуетс в параллельный код сообщени , состо щий из кода объекта (адреса объекта) и кода признака сообщени (контролируемого параметра ). Сигнал, усиленный по мощности, проходит блок 3 и записываетс в регистр числа одного из субблоков блока 5. Одновременно сигнал поступает на вход схемы «ИЛИ 4, формирующей из него импульс записи и-нформацин , который направл етс блоком 6 в соответствующий субблок пам ти и используетс в нем дл перезаписи содерл имого регистра числа в куб пам ти.At the time of the controlled event, the corresponding sensor is triggered, and the pulse shaping unit generates a pulse of sufficiently short duration. The impulse goes to block 2, where it is converted into a parallel message code consisting of an object code (object address) and a message feature code (monitored parameter). The signal amplified by power passes through block 3 and is written to the register of the number of one of the sub blocks of block 5. At the same time, the signal is fed to the input of the OR 4 circuit, which forms a recording pulse, which is sent by block 6 to the appropriate memory sub block and it is used to overwrite the contents of a register of numbers into a memory cube.
По заполнении куба пам ти информациейBy filling the cube with information
из блока пам ти выдаетс импульс заполнени соответствующего субблока, который поступает в блок 6. На основании этого импульса блок 6 автоматически отключает заполненный субблок и включает свободный субблокfrom the memory block, a filling pulse of the corresponding subblock is output, which enters block 6. On the basis of this pulse, block 6 automatically shuts off the filled subblock and turns on the free subblock
пам ти на сбор информации. Одновременно блок управлени пам тью выдает в ЭВМ импульс заполнени блока пам ти. Получив этот импульс, ЭВМ осуществл ет перезапись содержимого заполненного субблока блока пам ти в свою пам ть.memory to collect information. At the same time, the memory control unit generates in the computer a pulse filling the memory unit. Having received this impulse, the computer rewrites the contents of the filled sub-block of the memory block into its memory.
Таким образом, блок управлени пам тью автоматически включает на сбор информации один из свободных субблоков блока пам ти, а ЭВМ осуществл ет перезапись содержимогоThus, the memory management unit automatically switches one of the free subunits of the memory block to the collection of information, and the computer rewrites the contents
заполнившегос информацией субблока в свою пам ть.sub-block information filled in its memory.
Рассмотрим работу блоков 5 и 6. Исходное состо ние схемы задаетс ЭВМ, котора направл ет соответствующие команды по шинам 12 и 13. Примем за исходное такое состо ние схемы, при котором на выходе 34 триггера 24 и на выходе 37 триггера 25 имеет место потенциал, дающий разрешение на выходы ключевых схем 22, 26, 27, 31 и 33, а с выходов 35 и 36, указанных триггеров на выходы ключевых схем 23, 28, 29, 30 и 32 подаетс потенциал запрета. Сообщение с датчиков, преобразованное блоками 1, 2, 3 в параллельный импульс код, проходит шины 38, ключевую схему 22 и записываетс в регистр 18. Одновременно свообще-ние преобразуетс схемой «ИЛИ 4 в импульс записи информации, который направл етс через ключевую схему 26 в блок 16 субблока 15 и превращаетс вConsider the operation of blocks 5 and 6. The initial state of the circuit is set by a computer, which sends the corresponding commands on buses 12 and 13. We take the initial state of the circuit in which the output 34 of the flip-flop 24 and the output 37 of the flip-flop 25 permitting the outputs of the key circuits 22, 26, 27, 31, and 33, and from the outputs 35 and 36 of the indicated triggers, the potential of the prohibition is given to the outputs of the key circuits 23, 28, 29, 30 and 32. The message from the sensors, converted by blocks 1, 2, 3 into a parallel pulse code, passes through bus 38, key circuit 22, and is written to register 18. Simultaneously, conversion is converted by OR circuit to information write pulse, which is sent through key circuit 26 in block 16 of subunit 15 and turns into
нем в импульсы перезаписи содержимого регистра 18 в чейки куба 19 пам ти.it impulses to rewrite the contents of register 18 into the cells of memory cube 19.
В конце числа записи каждого сообщени блок 16 выдает по шине 39 импульс установки в «О регистра 18, а по шине 41 - импульсAt the end of the record number of each message, block 16 sends a setting pulse to the “About register 18” through bus 39, and a pulse through bus 41.
конца обращени в регистр 17 адреса, работающий в счетном режиме. Этот импульс используетс в нем дл установки адреса следующего сообщени путем увеличени содержимого регистра на единицу. По заполненииthe end of the address register 17, operating in counting mode. This pulse is used in it to set the address of the next message by increasing the register contents by one. By filling
последней чейки куба пам ти на выходе регистра 17 по вл етс импульс заполнени субблока пам ти, поступающий по шине 8 в блок управлени пам тью и производит переключение триггеров 24, 25. Одновременно импульсThe last cell of the cube of memory at the output of register 17 is a pulse of filling the subunit of memory, which enters through the bus 8 into the memory control unit and switches the triggers 24, 25. At the same time, the pulse
через ключ 27 записываетс по щине 9 в ЭВМ и служит сигналом о заполнении куба пам ти субблока 15i.through the key 27 is written down the tongue 9 in the computer and serves as a signal that the cube of the subunit 15i is filled.
Импульс по шинам 44, 46 направл етс также в субблок 152 дл установки регистров адреса и числа этого субблока в начальное состо ние . Переключение триггеров 24, 25 приводит к изменению знака потенциала на их выходах 34-37 на противоположной. В св зи с этим ключевые схемы 22, 26, 27, 31 и 33 получают запрет, а на выходы ключевых схем 23, 28, 29, 30 и 32 поступает разрешение. С этого момента информаци принимаетс и записываетс субблоком 152, а содержимое субблока 15i через шины 11 перезаписываетс в пам ть ЭВМ по ее командам, посылаемым в блок 16 по шине 10. Перед началом чтени листа информации в субблоке 15i ЭВМ засылает по шине 12 через ключевую схему 32 импульс начальной установки, по которому регистры 17 и 18 устанавливаютс в «О.A pulse through buses 44, 46 is also sent to subunit 152 to set the address and number registers of this subunit to the initial state. Switching triggers 24, 25 leads to a change in the sign of the potential at their outputs 34-37 on the opposite. In this connection, the key circuits 22, 26, 27, 31 and 33 are banned, and the outputs of the key circuits 23, 28, 29, 30 and 32 are allowed. From this point on, information is received and recorded by subunit 152, and the contents of subunit 15i are overwritten by bus 11 via computer 11 via its commands sent to block 16 via bus 10. Before reading the information sheet in subunit 15i, the computer sends the key 32 pulse setup, in which registers 17 and 18 are installed in the "O.
Чтение содержимого каждой чейки заканчиваетс выдачей из блока 16 импульса конца обращени , который по шине 41 поступает в регистр 17, устанавлива в нем адрес следующей чейки. Одновременна импульс конца обращени через ключевую схему 30 и шину 14 засылаетс в ЭВМ дл организации чтени содержимого дайной чейки. По заполнении субблока ISa информацией он выдаетReading the contents of each cell ends with issuing from the block 16 a pulse of the end of circulation, which is fed to register 17 via bus 41, setting the address of the next cell in it. A simultaneous end-of-pulse impulse through the key circuit 30 and the bus 14 is sent to a computer to organize reading of the contents of the day cell. By filling out the ISa subunit with information, it issues
по шине 8 в блок 6 импульс заполнени субблока и на сбор информации, вновь включаетс субблок 15i и т. д.on bus 8 to block 6, the pulse of filling the subblock and for collecting information are again switched on subunit 15i, etc.
Управление субблоками 15i и 152 может осуществл тьс не только автоматически, но и по командам ЭВМ, посылаемым ей в блок управлени и по шинам 12 и 13. Поступающие по этим шинам импульсы устанавливают триггеры 24, 25 в соответствующее положение.Subunits 15i and 152 can be controlled not only automatically, but also by computer commands sent to the control unit and buses 12 and 13. The pulses coming in through these buses set the triggers 24, 25 to the appropriate position.
Предмет изобретени Subject invention
Устройство дл сопр жени вычислительной машины с двухпозиционными импульсными датчиками по авт. св. № 371574, отличающеес тем, что, с целью повышени достоверности собираемой информации, в устройство введен блок управлени пам тью, причем выход блока согласовани соединен с блоком пам ти, выход схемы «ИЛИ соединен с блоком управлени пам тью, а блок пам ти и блок управлени пам тью соединены между собой и с вычислительной машиной.Device for interface of computer with two-position impulse sensors according to aut. St. No. 371574, characterized in that, in order to increase the reliability of the collected information, a memory management unit is inserted into the device, the output of the matching unit is connected to the memory unit, the output of the OR circuit is connected to the memory management unit, and memory management interconnected and with the computer.
w датчикоКw sensor
LкЗВПLkzvp
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1931316A SU479105A1 (en) | 1973-06-08 | 1973-06-08 | Device for coupling a computer with on-off pulse sensors |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1931316A SU479105A1 (en) | 1973-06-08 | 1973-06-08 | Device for coupling a computer with on-off pulse sensors |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU371574 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU479105A1 true SU479105A1 (en) | 1975-07-30 |
Family
ID=20556336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1931316A SU479105A1 (en) | 1973-06-08 | 1973-06-08 | Device for coupling a computer with on-off pulse sensors |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU479105A1 (en) |
-
1973
- 1973-06-08 SU SU1931316A patent/SU479105A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU479105A1 (en) | Device for coupling a computer with on-off pulse sensors | |
SU491980A1 (en) | Device for recording digital information | |
SU497634A1 (en) | Buffer storage device | |
SU696625A1 (en) | Device for receiving discrete information for systems with solving feedback | |
SU483705A1 (en) | Random Access Memory | |
SU432599A1 (en) | FILLING DEVICE | |
SU1541622A1 (en) | Device for interfacing computing machine with data transmission equipment | |
SU395995A1 (en) | DEVICE TRANSMISSION TELEMETRIC INFORMATION | |
SU1282107A1 (en) | Information input device | |
SU454588A1 (en) | Autonomous control storage device | |
SU1022216A1 (en) | Device for checking domain storage | |
SU900314A1 (en) | Semipermanent storage device | |
SU364112A1 (en) | ACCOUNT DEVELOPMENT PRESERVING INFORMATION DURING POWER SUPPLY | |
SU1249583A1 (en) | Buffer storage | |
SU467352A1 (en) | Device to control message format | |
SU663113A1 (en) | Binary counter | |
SU1164763A2 (en) | Device for compressing and storing graphic information | |
SU651419A1 (en) | Self-checking storage | |
SU510952A1 (en) | System for interfacing terminal devices with computer | |
SU1566409A1 (en) | Control device for domain memory | |
SU1399823A1 (en) | Memory with self-check | |
SU482805A1 (en) | A device for recording information in the RAM | |
SU711631A1 (en) | Buffer storage | |
SU368605A1 (en) | DIGITAL COMPUTING DEVICE | |
SU1215137A1 (en) | Storage with information correction |