SU461437A1 - Устройство дл асинхронного уплотнени каналов св зи с использованием временного разделени - Google Patents

Description

Целью изобретени   вл етс  повышение достоверности передачи без дальнейшего увеличени  числа посылок в команде за счет формировани  такой последовательности команд, при которой ошибочно прин та  команда автоматически исправл етс  приемным устройством .

Это достигаетс  тем, что в устройство введены на передающей станции схемы сдвига и задержки, порогова  схема и триггер, причем второй выход блока эластичной пам ти через схему сдвига подключен к соответствующему входу фазового детектора, выход которого подключен через пороговую схему к первому входу схемы сдвига и к входу схемы задержки , выход которой соединен с вторым входом схемы сдвига и к первому входу триггера, второй вход которого подключен к выходу формировател  команд, а выход - к блоку изменени  скорости считывани , а на приемной станции схема задержки и запрета, интегрирующа  и дифференцирующа  схемы и триггер, причем выход дешифратора команд через-последовательно соединенные интегрирующую и дифференцирующую схемы подключены к первому входу триггера и к первому входу схемы запрет и через последовательно соединенные триггер и схему задержки подключен к второму входу схемы запрет, выход которой подключен к входу блока изменени  скорости записи.

Блок-схема устройства показана на чертеже , где: блок 1 эластичной пам ти, схема сдвига 2, фазовый детектор 3, блок 4 изменени  скорости считывани , схема задержки 5, порогова  схема 6, триггер 7, формирователь команд 8, передатчик синхронизации 9, блок 10 изменени  скорости записи, дифференцирующа  схема 11, интегрирующа  схема 12, триггер 13, дешифратор команд 14, блок 15 эластичной пам ти, фазовый детектор 16, генератор 17, фильтр 18 нижних частот, схема задержки 19, схема запрет 20.

Информаци  считываетс  частотой /н, ноступающей через блок 4 изменени  скорости считывани . Одновременно на фазовый детектор 3 через схему сдвига 2 поступают импульсы записи и считывани  из  чеек блока 1 эластичной пам ти. Сигнал с выхода фазового детектора 3 поступает на формирователь команд 8, который на соответствующих тактовых позици х дополнительного канала, определ емых передатчиком синхронизации 9, формирует одну из команд, завис щую от знака действующего напр жени  на выходе фазового детектора 3. В случае, если /7 фазового детектора 0, формируетс  команда А, соответствующа  уменьшению скорости считывани , если же U фазового детектора 0, то формируетс  команда Б, соответствующа  уаеличению скорости считывани  информации из блока эластичной пам ти.

Однако не кажда  из сформированных команд воздействует на блок 4 изменени  скорости считывани , поскольку импульсы, соответствующие формируемым командам, поступают на триггер, определ ющий очередность воздействи  на блок 4 изменени  скорости считывани . Благодар  наличию триггера 7 5 после воздействи  на блок 4 команды А очередное воздействие может произвести лишь команда Б, и наоборот, после воздействи  команды Б очередное воздействие может произвести команда А.

0 Когда напр жение на выходе фазового детектора 3 достигает порогового уровн , соответствующего сдвигу фаз между /н и /о в один тактовый интервал частоты /ш срабатывает порогова  схема 6. Сигнал с выхода пороговой схемы 6 воздействует на схему сдвига 2, вызыва  компенсацию этого сдвига на входе фазового детектора 3. Изменени  скорости считывани  информации из блока эластичной пам ти в этот момент не происходит, поскольку на приемной станции этот момент может быть обнаружен после передачи двух-четырех очередных команд. С этой целью к выходу пороговой схемы 6 подключена схема задержки 5, в качестве которой может использоватьс 

5 счетчик или сдвиговый регистр. Сигнал с выхода схемы задержки 5 воздействует одновременно на триггер 7 и схему сдвига 2. При этом фазовый сдвиг, вводимый схемой 2 после срабатывани  пороговой схемы 6 компенсируетс , а триггер 7 пропускает на блок 4 команду того же знака, что и предыдуща .

На приемной станции прин тый сигнал записываетс  в блок 15 эластичной пам ти с частотой fs, поступающей из блока 10 изменени  скорости записи. Считывание информации производитс  с частотой /с сигнала, вырабатываемой генератором 17, управл емым сигналом с выхода фильтра 18 нижних частот. На вход фильтра нижних частот 18 поступает

0 сигнал с выхода фазового детектора 16, на входы которого поступают импульсы записи и считывани  одной из  чеек блока эластичной пам ти 15. На тактовых позици х дополнительного канала дещ Ифратор команд 14 принимает поступающие команды и в соответствии с ними управл ет работой триггера 13. На выходе триггера по вл ютс  не все прин тые команды, а только их часть. Так после прохождени  на вход блока изменени  скорости записи 10 команды типа Б разрешаетс  прохождение команды А, и наоборот, после команды А разрешаетс  прохождение команды Б. В соответствии с командами, проход щими через триггер 13, блок изменени  скорости залиси производит соответствующие изменени  числа записывающих импульсов в блок эластичной пам ти.

При передаче фазовых сдвигов, близких к 2п, последовательность переданных команд в

0 устдо4стве имеет вид (-|- + )

или ( -I-h++) в зависимости от

знака действующей расстройки /н и /сСмена серий одноименных команд обнаруживаетс  с помощью интегрирующей 12 и

5 дифференцирующей 11 схем после поступлени  двух-четырех одноименных команд сменивших предшествующую серию противоположных команд. Про вл ющиес  в эти моменты времени сигналы на выходе дифференцирующей схемы И поступают на триггер 13, который пропускает на блок 10 такую же команду, как и предществующа , а перва  команда, начинающа  новую серию одноименных команд, благодар  наличию схемы задержки 19 и схемы запрет 20 не вызывает изменени  скорости записи информации в блок эластичной пам ти.

Поскольку в приемном устройстве на блок изменени  скорости записи воздействуют не все команды, а только их часть, неверный прием команды приводит к изменению числа импульсов в восстановленной последовательности , однако уже следующа  правильно прин та  команда компенсирует это изменение и перерыв св зи в этом случае равен периоду следовани  команд. За это врем  абонентское устройство цикловой синхронизации не фиксирует нарушени  синхронизма и таким образом достоверность передачи сигнала повыщаетс  без увеличени  числа символов в команде .

Предмет изобретени 

Устройство дл  асинхронного уплотнени  каналов св зи с использованием временного разделени , содержащее на передающей станции блок эластичной пам ти, выход которого через фазовый детектор подключен к первому входу передатчика синхронизации, второй вход которого подключен к соответствующему входу формировател  команд и входу блока изменени  скорости считывани , выход которого подключен к соответствующему входу блока эластичной пам ти, выход передатчика синхронизации соединен с соответствующим входом формировател  команд, на приемной стороне - блок эластичной пам ти, выходы которого через последовательно соединенные фазовые детектор, фильтр нижних частот и генератор подключены к первому входу блока эластичной пам ти, второй вход которого подключен к выходу блока изменени  скорости записи, отличающеес  тем, что, с целью повыщени  помехоустойчивости устройства , в него введены на передающей станции

схемы сдвига и задержки, порогова  схема и триггер, причем второй выход блока эластичной пам ти через схему сдвига подключен к соответс-пвующему входу фазового детектора, выход которого подключен через пороговую

схему к первому входу схемы сдвига и ко второму входу схемы задержки, выход которой соединен со вторым входом схемы сдвига и к первому входу триггера, второй вход которого подключен к выходу формировател 

команд, а выход-к блоку изменени  скорост считывани , а на приемной станции - схемы задержки и запрета, интегрирующа  и дифференцирующа  схемы и триггер, причем выход дещифратора команд через последовательно соединенные интегрирующую и дифференцирующую схемы подключен к первому входу триггера и к первому входу схемы запрет и через последовательно соединенные триггер и схему задержки подключен к второму входу схемы запрет, выход которой подключен к входу блока изменени  скорости записи.

fJepedoi a

П.

рием