SU444190A1 - Устройство дл вычислени функций упор доченного выбора - Google Patents

Устройство дл вычислени функций упор доченного выбора

Info

Publication number
SU444190A1
SU444190A1 SU1868428A SU1868428A SU444190A1 SU 444190 A1 SU444190 A1 SU 444190A1 SU 1868428 A SU1868428 A SU 1868428A SU 1868428 A SU1868428 A SU 1868428A SU 444190 A1 SU444190 A1 SU 444190A1
Authority
SU
USSR - Soviet Union
Prior art keywords
bit
output
circuits
inputs
selection
Prior art date
Application number
SU1868428A
Other languages
English (en)
Inventor
Виталий Иванович Спиридонов
Original Assignee
Ордена Трудового Красного Знамени Предприятие П/Я А-7160
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ордена Трудового Красного Знамени Предприятие П/Я А-7160 filed Critical Ордена Трудового Красного Знамени Предприятие П/Я А-7160
Priority to SU1868428A priority Critical patent/SU444190A1/ru
Application granted granted Critical
Publication of SU444190A1 publication Critical patent/SU444190A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Description

I
Изобретение относитс  к автоматике и вычислительной тех.аике и может найти применение в операциовных устройствах систем автоматического управлени  и контрол , : Известно устройство дл  вычислени  одI ной из функций упор доченного выбора 1функции медианы, содержащее мажоритар;ный элемент со схемами И.ЛИ на входе, триггеры, инверторы, схемы И и схемы
сравнени , известное устройство позвол ет выбрать среднее по величине число из не- четного количества двоичных чисел, пред- ставленных последовательным кодом. Однако известное устройство характеризуетс  низким быстродействием, обусловленным последовательным характером обработки разр дов исходных чисел.
Цель изобретени  - повышение быстродействи  вычислени  любого К-го числа из 11роизвольного набора двоичных нисел.
; Дл  этого, предлагаемое устройство содержит элементы задержки, разр дные схемы выбора и регистры, выходы одноименных разр дов которых св заны с первыми (информационными входами соответствующих
схем сравнени  и с соответствующими входами разр дной схемы выбора, выход каж-; дои из которых соединен с соответствующими вторыми информационными входами соответствующих схем сравнени , при этом выход равнозначности схемы сравнени  каждого предыдущего разр да через элемент задержки св зан с управл ющим вхо дом схемы сравнени  последующего разр да , а нулевые и единичные выходы этих схем через соответствующие схемы ИЛИ соединены соответственно с щинами установка соответствующего регистра в нулевое и единичное состо ни , причем j управЛ5оощие входы схем сравнени  старщих разр дов подключены к соответствующим управл ющим входам устройства.
На чертеже представлена функциональна схема устройства.
Предлагаемое устройство содержит числовые регистры 1, выходы одноименных
.разр дов которых соединены :: первыми ннформадионными входами схем сравнени  2 и с входами разр дных схем выбега 3;
.схемы ИЛИ 4 установки ч с)повых региiCTpOB в нулевое состо ние и схемы ИЛИ 5 установки числсв:ых регистров в единичное состо ние, входьГкоторых св заны соответственно с нулевыми и единичными выходами схем сравнени ; управл ющие шины 6, соединенные с управл ющими входами схем сравнени  старщих разр дов, и элементы задержки 7, которые включень; между выходом равнозначности схемы сравнени  предыдущего разр да и управл ющим входом схемы сравнени  последующего разр да.
Выходы разр дных схем выбора 3 соединены с вторыми информационными входами одноименных схем сравнени  2.
Устройство работает следующим образом . Числа, подлежащие обработке, зано- , с тс  в числовые регистры 1. Значени  одноименных разр дов .всех Ц числовых регистров поступают на входы соответствующей разр дной схемы выбора 3, Если число единиц, поступивщих на входы схемы выбора, превыщает ее порог Q , то на ее выходе формируетс  единичное значение . В противном случае сигнал на выходе разр дной схемы выбора принимает нулевое значение.
Дл  работы устройства по всем управл рщим шинам 6 необходимо одновременно подать управл ющие сигналы. По этим сиг налам срабатывают схемы сравнени  2 старщих разр дов. По вл етс  сигнал на одном из трех выходов каждой из схем сравнени  2; на выходе Q , если на выходе старшего разр да числового регистра 1 имеетс  нулевое значение, а на выходе схмы выбора 3 - единичное значение, на единичном выходе b - в противоположной ситуации, на выходе равнозначности - при равенстве значений.
Сигнал на нулевом выходе схемы сравнени  2 через схему ИЛИ 4 устанавливает все разр ды одноименного числового регистра 1 в нулевое состо ние. С еди- Ш1ЧНОГО выхода схемы сравнени  2 сигнал через схему ИЛИ S устанавливает все разр ды соответствующего числового регистра в единичное состо ние.
Изменение состо ни  числовых регистров , значени  старших разр дов которых отличаютс  от значений сигналов на выходе схемы выбора 3 этого разр да, приi водит к изменению значений сигналов, подаваемых на входы разр$шных схем выбора 3. В результате этого могут изменитьс  значени  сигналов на выходах схем выбора 3 последующих разр дов.
У тех числовых регистре, аначениэ старших разр дов которых оквзалдсь равными значению сирнала на выходе разр дной схемы вь|бора 3, возникнут сигналы на выходе равнозначности схем сравнени  2. Они задерживаютс  элементами задерж;ки 7 на врем , необходимое дл  изменени  состо ни  разр дов устройства по результатам сравнени  старших разрадов, и привод т к срабатьгоанию схем сравнени  2. последующего второго разр да.
,. Во втором разр де будет производитьс  сравнение значений разр дов, рассматрива мых числовых регистров с откорректированным значением сигнала на выходе схемы выбора второго разр$ща. Работа запустившихс  схем сравнени  второго разр да аналегична рассмотренной дл  старшего разрада . Только у тех числовых регистров, у которых значение второго разрада совпадает с установившимс  значением сигнала на выходе разр дной схемы выбора, произойдет запуск схем сравнени  последующего третьего разр да.
Описанные действи  будут производитьс  m раз по числу разр дов обрабатываемых чисел. В результате этого на выходах разр дных схем выбора установитр  двоичное
число, соответствующее К-му по величине числу из тъ обрабатываемых чисел, где
К п-9-ц .
(1)
Если из п двоичных чисел требуетс  выбрать К-ое число по величине, то порог 40 разр дных схем выбора в соответствии с (1) следурт выбрать равным
(2)
П р и м е jg. Даны четыре числа: , Б)110, , . Из указанного набора чисел требуетс  выбрать второе число по величине.
г.:
В соответствии с уравнением (2), по ,рог разр дных схем выбора 3 должен бьпч вз т равным 9 3 (схема выбора 3 из 4-х ). Только при наличии не менее трех -единиц на его входах на выходе по витс  единичный сигнал. Пример по сн етс  таблицей . Из таблицы видно, что в результате ра- 20 боты устройства на выходе разр дных схем выбора устанавливаетс  число ОНО, которое  вл етс  вторым по величине среди рассматриваемых чисел. Таким образом, устройство позвол ет 25 повысить скорость вычислени  функции упор доченного выбора из произвольного набора двоичных чисел. Предмет изобретени  Устройство дл  вычислени  функции упор доченного выбора, содержащее схемы 36 сравнени  и схемы ИЛИ, отличающеес  тем, что, с целью повышени  быстродействи  вычислени  любого К-го числа из произвольного набора двоичных чисел, устройство содержит элементы за- 40 держки, разр дные схемы и регистры , выходы одноименных разр дов которых св заны с первыми информационными входами соответствующих схем сравнени  и с соответствующими в1ходами разр дной схемы выбора, выход каждой из которых соединен с соответствующими вторыми информационными входами соответствующих .схем сравнени , при этом выход равнозначности схемы сравнени  каждого пре .дьгдущего разр да через элемент задержки св зан с управл ющим входом схемы срда-нени  последующего разрада, а нулевые и единичные выходы этих схем через соответствующие схемы ИЛИ соединены соответственно с шинами установки соответствующего регистра в нулевое и единичное состо ни , причем, управл ющие входы схем сравнени  старших разр дов подключены к соответствующим управлюощим входам устройства.
SU1868428A 1972-12-28 1972-12-28 Устройство дл вычислени функций упор доченного выбора SU444190A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1868428A SU444190A1 (ru) 1972-12-28 1972-12-28 Устройство дл вычислени функций упор доченного выбора

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1868428A SU444190A1 (ru) 1972-12-28 1972-12-28 Устройство дл вычислени функций упор доченного выбора

Publications (1)

Publication Number Publication Date
SU444190A1 true SU444190A1 (ru) 1974-09-25

Family

ID=20538221

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1868428A SU444190A1 (ru) 1972-12-28 1972-12-28 Устройство дл вычислени функций упор доченного выбора

Country Status (1)

Country Link
SU (1) SU444190A1 (ru)

Similar Documents

Publication Publication Date Title
US3366930A (en) Method and apparatus for rejecting noise in a data transmission system
SU444190A1 (ru) Устройство дл вычислени функций упор доченного выбора
US4477918A (en) Multiple synchronous counters with ripple read
US3354295A (en) Binary counter
US3056108A (en) Error check circuit
US3221154A (en) Computer circuits
SU489104A1 (ru) Устройство дл сравнени двоичных чисел
SU1589281A2 (ru) Устройство дл обнаружени ошибок в дискретной последовательности
SU1223222A1 (ru) Устройство дл сортировки чисел
SU1043635A2 (ru) Устройство дл сортировки информации
SU441546A1 (ru) Управл ющее устройство дл автоколебательной системы
SU826339A1 (ru) Устройство дл сортировки чисел
SU497583A1 (ru) Устройство дл сравнени чисел
SU394790A1 (ru) Устройство для выбора достоверной информации
SU463968A1 (ru) Устройство дл сортировки информации
SU427331A1 (ru) Цифровой интегратор с контролем
SU515161A1 (ru) Многостабильный триггер
SU1520526A1 (ru) Устройство дл контрол схем сравнени
SU1552171A1 (ru) Устройство дл сравнени чисел в системе остаточных классов
SU637810A1 (ru) Устройство дл сортировки разр дных чисел
SU1683003A1 (ru) Классификатор логического вектора
SU1015500A1 (ru) Кольцевой счетчик с устройством обнаружени ошибок
SU729586A1 (ru) Устройство дл сравнени чисел
SU943707A1 (ru) Устройство дл сортировки чисел
SU687446A1 (ru) Устройство дл сопр жени электронной вычислительной машины с каналами св зи