SU437968A1 - Устройство дл определени среднего значени сигнала - Google Patents

Description

1

Изобретение относитс  к области электроизмерительной техники и может быть применено в цифровых интегрирующих приборах.

Известны устройства дл  определени  среднего значени  сигнала, содержащие интеграторы и ключи. В них «аждый интегратор включаетс  последовательно на то врем , при котором величина весовой, функции превышает определенное значение, а ;напр жение с интеграторов суммируетс  сумматором.

Цель изобретени -повышение помехоустойчивости при сохранении быстродействи  устройства.

Это достигаетс  тем, что в устройство введен счетчик на триггерах, причем к пр мому и инверсному выходам первого интегратора через первую лару ключей подсоединен вход второго интегратора, пр мой и инверсный выход которого через вторую пару ключей подключен к вхаду третьего интегратора; управл ющие входы первой пары ключей соединены с пр мым и инверсным выходами старшего триггера счетчика, а управл ющие входы второй нары ключей - с пр мым и инверсным выходами младшего триггера счетчика.

Схема устройства представлена на чертеже.

Устройство дл  определени  среднего значени  сигнала включает в себ  интеграторы 1, 2 к 3 с инверторами 4 и 5, ключи 6, 7 и 8, 9, управл емые соответственно от триггеров 10 и II.

Работает устройство следующим образом.

Триггеры 10 и 11 управл ют ключами 6-9 таким образом, что весь интервал измерени  разбиваетс  на четыре такта. В первом такте ключи 6 и 8 замкнуты, ключи 7 и 9 разомкнуты , во втором - ключи 7 и 8 замкнуты, ключи 6 и 9 разомкнуты, в третьем--ключи 6 и9 замкнуты, ключи 7 и 8 разомкнуты, в четвертом - ключи 7 и 9 замкнуты, ключи 6 и 8 разомкнуты .

В первом такте входной сигнал (/вх трехкратно интегрируетс , во втором - он интегрируетс  двукратно, инвертируетс  и интегрируетс , в третьем - входной сигнал интегрируетс , затем инвертируетс  и далее двукратно интегрируетс , в четвертом - тот же сигнал интегрируетс , инвертируетс , еще раз интегрируетс , инвертируетс  и интегрируетс .

В результате указанной последовательности работы узлов устройства его частотна  характеристика определ етс  как отношение напр жсний на выходе интегратора 3 . в момент окончани  интервала измерени  при подаче на вход синусоидального сигнала единичной амплитуды с частотой со и посто нного сигнала единичной амплитуды. Дл  предлагаемого

устройства указанный относительный коэффиЦиент не превосходит по

лЛ

sin

4

(Л)(

 Л 4

где - число периодов синусоидальной помехи с частотой / за врем  Т.

Приведенное уравнение показывает высокую помехоустойчивость устройства.

Предмет изобретени 

Устройство дл  определени  среднего значени  сигнала, содержащее интеграторы и ключи , отличающеес  тем, что, с целью повышени  помехоустойчивости при сохранении быстродействи , оно содержит счетчик на триггерах, при этом к пр мому и инверсному выходам первого интегратора через первую пару ключей подсоединен вход второго интегратора , пр мой и инвер1сеый выход которого через вторую пару ключей иодсоеди ен к входу третьего интегратора; управл ющие входы первой пары ключей соединены с пр мым и инверсным выходами старшего триггера счетчика , управл ющие входы второй пары ключей соединены с пр мым и инверсным выходами младщего триггера счетчика.

Ut,.