SU435596A1 - УДВОИТЕЛЬ ЧАСТОТЫВПТ Б п сч!^п-РТО[ - Google Patents
УДВОИТЕЛЬ ЧАСТОТЫВПТ Б п сч!^п-РТО[Info
- Publication number
- SU435596A1 SU435596A1 SU1849991A SU1849991A SU435596A1 SU 435596 A1 SU435596 A1 SU 435596A1 SU 1849991 A SU1849991 A SU 1849991A SU 1849991 A SU1849991 A SU 1849991A SU 435596 A1 SU435596 A1 SU 435596A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- frequency
- input
- outputs
- duo
- proof
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
Изобретение относитс к радиотехнике. Удвоитель частоты найдет применение в синтезаторах частот, радиоприемных устройствах и др.
В перечисленных устройствах возникает необходимость в умножении частоты заполнени ко.рот1ких ради1аиМ|Пульсных €Иг.нало1В, причем частота заполнени может измен тьс в широких пределах (например, в синтезаторах частот максимально возможна частота относитс к минимальной частоте заполнени как 1 : 2 или 1:3).
В известном удвоителе частоты, содержащем преобразователь входного сигнала, выходы которого через интеграторы подключены к сумматору, входной сигнал преобразуетс в два противофазных пр моугольных сигнала, которые в интеграторах превращаютс в треугольные импульсы. В ограничител х эти импульсы ограничиваютс , в результате чего на их выходах длительность имиульсов зависит от частоты входного сигнала. Сигнал, прошедший через логический сумматор, воздействует па блок формировател выходного сигнала , который создает колебани с удвоенной частотой. Пороговое устройство и управл ющий элемент автоматически устанавливают пороги ограничени в ограничител х.
Из-за наличи пепи отрипательной обратной св зи это устройство обладает большим
временем установлени и не может умножать несущую частоту коротких радиоимпульсов.
Цель изобретени - ускорение установлени выходной частоты - достигаетс тем, что в предлагаемый удвоитель частоты введепы схема сравнени , два инвертора и две схемы совпадени , причем выходы инверторов соединены со входами схемы сравнени , выход которой св зан со входом второй схемы совпадени и через первый пнвертор - со входом первой схемы совпадени , а один из выходов гфеобразовател входного сигнала - со входом второй схемы совпадени и через второй инвертор - со (ВХОДОМ первой схемы совпаде:М|ИЯ . Выходы схем совпадени лодключелы к сумматору.
Блок-схема устройства приведена на чертеже .
Удвоитель частоты содержит преобразователь входного сигнала 1, интеграторы 2 и 3, схему сравненп 4, ипверторы 5 и 6, схемы совпадени 7 п 8, сумматор 9.
Преобразователь входного сигнала / содержит усилительпый каскад с импульснЫ М трансформатором п два каскада пороговых устройств . Две последовательности пр моугольных импульсов, снимаемые с обмоток трансформатора с заземленной средней точкой, подаютс на пороговые устройства. С выхода
первого noporvOBoro устройства снимаетс пр ма ггослсдотзателыюсть, с выхода второго порогового устройства - последовательность, сдвппута па 0,5 Т относительно входной. Особеппость такого формировани состоит в том, что при отсутствпп входного сигнала напр жени иа выходах пороговых устройств о,.
С пнтеграторов 2 и 3 пилообразные напр жени поступают на схему сравнени 4, достаточно чувствительную, т. е. f/cpao С пилы.
На схеме сравнени образуетс нова последовательность пр моугольных импульсов, сдвинута относительно входной на /4 Т.
Передний и задний фронты такого имиульса наход тс в точке, соответствующей равенству двух пилообразных напр жений. При выполнении требований к выбору / С-цепей, точка пересечени , т. е. точка, соответствующа равенству напр жений, находитс на середине гп лообразного напр жени и не зависит от входно умножаемой частоты.
С помощью пнверторов и схем совпадени получаютс две последовательности импульсов , после сложени которых на сумматоре образуетс ситнал с частотой, равной удвоенной частоте входного сигнала.
Таким образо.%1, на выходе удвоител существуют только четные гармоники умножаемой частоты. Умножитель, состо щий из п таких удвоителей, умножает в 2/ раз. Врем установлени зависит от фазы высокочастотного колебани . Оно заключено в пределах от 0,5 Г до 7 и мало зависит от количе .ства удвоителей.
Предмет изобретени
Удвоитель частоты, содержащий преобразователь входного сигнала, выходы которого через интеграторы подключены к сумматору, отличающийс тем, что, с целью ускорени установлени выходной частоты, в него введены схема сравнени , два инвертора и две схемы совпадени , причем выходы интеграторов соединены со входами схемы срав 1ени , выход которой св зан со входом второй схемы совпадени и через первый инвертор - со входом первой схемы совпадени , а один из выходов преобразовател входного сигнала - со входом второй схемы совпадени и через второй инвертор - со входом первой схемы совпадени , при этом выходы схем совпадени подключены к сумматору.
5 |Э- L.J
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1849991A SU435596A1 (ru) | 1972-11-24 | 1972-11-24 | УДВОИТЕЛЬ ЧАСТОТЫВПТ Б п сч!^п-РТО[ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1849991A SU435596A1 (ru) | 1972-11-24 | 1972-11-24 | УДВОИТЕЛЬ ЧАСТОТЫВПТ Б п сч!^п-РТО[ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU435596A1 true SU435596A1 (ru) | 1974-07-05 |
Family
ID=20533063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1849991A SU435596A1 (ru) | 1972-11-24 | 1972-11-24 | УДВОИТЕЛЬ ЧАСТОТЫВПТ Б п сч!^п-РТО[ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU435596A1 (ru) |
-
1972
- 1972-11-24 SU SU1849991A patent/SU435596A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3515997A (en) | Circuit serving for detecting the synchronism between two frequencies | |
US4242639A (en) | Digital phase lock circuit | |
US3221266A (en) | Linear sweep frequency generator | |
US3064208A (en) | Variable frequency pulse generator | |
GB2041679A (en) | Circuit arrangement for generating a frequency dependent signal | |
SU435596A1 (ru) | УДВОИТЕЛЬ ЧАСТОТЫВПТ Б п сч!^п-РТО[ | |
GB1447418A (en) | Frequency synthesiser | |
US3140447A (en) | Input signal controlled regenerative frequency dividers | |
KR880009474A (ko) | 자동 튜닝 위상 동기 루우프 fm검파 시스템 | |
US2449923A (en) | Timing modulation system | |
US3530399A (en) | Ultralinear sweep generator | |
US2862185A (en) | Electronic fm/fm to analog or digital converter | |
US2280693A (en) | Apparatus for and method of modulating waves | |
US3509475A (en) | High speed phase detector | |
US2989706A (en) | Pulse generating circuit comprising cascaded shock-excited oscillators | |
US3001189A (en) | Doppler radar transmitter | |
SU1443125A1 (ru) | Дискриминатор нулевых биений | |
SU570973A1 (ru) | Генератор гермонических колебаний инфранизкой частоты | |
SU1338091A1 (ru) | Устройство приема импульсной последовательности с псевдослучайными интервалами между импульсами | |
SU760400A1 (ru) | Генератор сигналов инфранизкой частоты | |
SU1034028A1 (ru) | Цифровой генератор | |
SU1429133A1 (ru) | Умножитель частоты | |
SU754644A1 (ru) | Генератор радиоимпульсов с линейной частотной модуляцией 1 | |
SU1429316A1 (ru) | Умножитель частоты следовани импульсов | |
GB1482014A (en) | Phase sensitive detector |