SU428411A1 - STOCHASTIC INTEGRATOR - Google Patents

STOCHASTIC INTEGRATOR

Info

Publication number
SU428411A1
SU428411A1 SU1860314A SU1860314A SU428411A1 SU 428411 A1 SU428411 A1 SU 428411A1 SU 1860314 A SU1860314 A SU 1860314A SU 1860314 A SU1860314 A SU 1860314A SU 428411 A1 SU428411 A1 SU 428411A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
integrator
output
outputs
pulses
Prior art date
Application number
SU1860314A
Other languages
Russian (ru)
Original Assignee
А. Н. Стребков , В. Г. Кирий Иркутский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by А. Н. Стребков , В. Г. Кирий Иркутский политехнический институт filed Critical А. Н. Стребков , В. Г. Кирий Иркутский политехнический институт
Priority to SU1860314A priority Critical patent/SU428411A1/en
Application granted granted Critical
Publication of SU428411A1 publication Critical patent/SU428411A1/en

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Description

Предлагаемое изобретение относитс  к области вычислительной техники и предназначено дл  интегрировани  ,и преобразовани  случайной последовательности импульсов в цифровой код iB веро тностных вычисл.ительных устройствах, используемых дл  моделировани  СЛОЖНЫХ систем.The present invention relates to the field of computing technology and is intended to integrate and convert a random sequence of pulses into a digital code iB of probabilistic computing devices used to model COMPLEX systems.

Известны схемы стохастических интеграторов (основной функциональный или выходной элемент веро тностных машин), которые содержат генератор имнульсов, блок преобразовани , выходы которого через схему «ИЛИ соединены с выходом ннтегратора и с первым входом реверсивного счетчика, второй вход которого соединен со входом интегратора, а выходы подключены соответственно к первым входам блока преобразовани , .и многоразр дный датчик чисел, выходы .которого соединены соответственно со вторыми входами блока преобразовани .There are known schemes for stochastic integrators (the main functional or output element of probabilistic machines), which contain an impulse generator, a conversion unit whose outputs through the OR circuit are connected to the integrator output and to the first input of the reversible counter, the second input of which is connected to the integrator input, and the outputs connected, respectively, to the first inputs of a conversion unit, and a multi-digit number sensor, the outputs of which are connected respectively to the second inputs of the conversion unit.

Основным недостатком таких схем  вл етс  то, что используемые в них реальные датчики случайных чисел генерируют неравномерно распределенные числа, а это приводит к погрешности интегрировани  входной случайной последовательности, что, а свою очередь , накладывает требование на точность веро тностных характеристик датчиков случайных чисел.The main disadvantage of such schemes is that the real random number sensors used in them generate non-uniformly distributed numbers, and this leads to an error in the integration of the input random sequence, which, in turn, imposes a requirement on the accuracy of the probability characteristics of random number sensors.

Дл  устранени  указаиного недостаткаTo eliminate this drawback

стохастические интеграторы значительно усложн ютс  за счет введени  дополнительного блока коммутации и выравнивани  (схемы, уменьшаюшие отклонени  веро тности знака от 0,5) случай)ых знаков в каждом разр де датчика.Stochastic integrators are much more complicated due to the introduction of an additional switching unit and alignment (schemes that reduce the sign likelihood deviations from 0.5) the case) signs in each sensor bit.

Целью предлагаемого изобретени   вл етс  повышение точности .интегрировани  и упрощение схемы устройства, что достигаетс  применением многовыходного управл емого веро тностного распределител  с регулируемым законом распределени , который обеспечивает изменение веро тности по влени  импульсов на его к выходах с коэффициентомThe aim of the invention is to improve the accuracy of the integration and simplify the circuit of the device, which is achieved by using a multi-output controlled probability distributor with an adjustable distribution law that provides a change in the probability of the appearance of pulses at its outputs

«взвешивани  2 в сторону старших разр дов устройства, где i О, 1, 2, ... ,к-1.“Weighing 2 in the direction of the higher bits of the device, where i O, 1, 2, ..., k-1.

Изменение веро тности ио влени  импульсов в такой закономерности на выходах веро тностного распределител  осуществл етс  путем регулировки на соответствующих управл емых входах этого распределител  импульсов .The change in the probability of pulses in such a pattern at the outputs of the probability distributor is carried out by adjusting the corresponding controlled inputs of this pulse distributor.

iHa чертеже приведена функциональна  схема стохастического интегратора, содержаша  многовыходной управл емый веро тностный распределитель 1, генератор импульсов 2, блок преобразовани  3, выполненный на импульсно-потенциальных вентил х 4, потенциальные входы (первые входы блока нреобразовани ) которых соответственно подключеныThe iHa drawing shows a functional diagram of a stochastic integrator containing a multi-output controllable probabilistic distributor 1, a pulse generator 2, a conversion unit 3, made on pulse-potential valves 4, the potential inputs (first inputs of the conversion unit) of which are respectively connected

к выходам реверсивного счетчика 5, а и-мпульсные входы (вторые входы блока преобразовани ) - к выходам веро тиостиого распределител , выходы блока преобразова.ни  через схему «Р1ЛИ 6 соединены с выходом интегратора и с первым входом реверсивного счетчика, второй вход которого подклЕОчен ко входу интегратора.to the outputs of the reversible counter 5, and the i-pulse inputs (second inputs of the conversion unit) to the outputs of the probability distributor, the outputs of the conversion unit through the P1LI 6 circuit are connected to the output of the integrator and the first input of the reversible counter, the second input of which is connected integrator input.

Схема работает следующим образом.The scheme works as follows.

Пр,и по влении случайной 1после,довательности импульсов на входе интегратора, т. е. на -втором счетном входе реверсивного счетчика , содержимое счетчи1ка будет у1величи1ватьс . За счет этого имиульсно-потенциальные вентили 4, управл емые триггерами реверсивного счетчика, будут коммутировать несовместаые случайные последовательности импульсов (генерируемые многовыходным веро тностным .распределителем /), суммируютс  с помощью логической схемы «ИЛИ 6. Поэтому веро тность по влени  импульсов V на выходе схемы «ИЛИ (на выходе интегратора) в течение определенного интервала времени возрастает пропорционально содержимому реверсивного счетчика, т. е. обеспечиваетс  процесс интегрировани  входной случайной последовательности им-пульсов. Так -будет продолжатьс  до тех пор, пока входна  и выходна , котора  поступает на первый (.вычитающий) вх-о.д реверсивного счетчика, последовательности импульсов не сравн ютс . В этот момент схема находитс  в установивщемс  режиме и в реверсивном счетчике хранитс  результирующий цифровойPr, and the occurrence of a random 1 after the succession of pulses at the input of the integrator, i.e., at the second counter input of the reversible counter, the contents of the counter will increase. Due to this, the imulse-potential valves 4, controlled by the reversible counter triggers, will commute incompatible random sequences of pulses (generated by a multi-output probabilistic distributor /) are summed up using the logic circuit "OR 6. Therefore, the probability of occurrence of pulses V at the output of the circuit "OR (at the integrator output) for a certain time interval increases in proportion to the contents of the reversible counter, i.e., the process of integrating the input randomly been consistent im pulses. This will continue as long as the input and output, which goes to the first (.threading) I / O reversing counter, the pulse sequences are not matched. At this point, the circuit is set at steady state and the resulting digital is stored in the reversible counter.

код входной случайной последовательности гпшульсов .The code of the input random sequence of pulses.

|При уменьщении средней частоты импульсов на входе интегратора веро тность по влени  случайных импульсов на выходе интегратора также уменьщаетс , т. е. в устройстве обеспечиваетс  след щий режим за счет цепи обратной св зи. Если цепь обратной св зи отсутствует в устройстве, то интегрирование возможно за фиксированный интервал времени .When the average frequency of the pulses at the integrator's input decreases, the probability of the appearance of random pulses at the integrator's output also decreases, i.e., the device provides the following mode due to the feedback circuit. If the feedback circuit is not present in the device, then integration is possible in a fixed time interval.

Таким образом, благодар  использованию многовыходного управл емого веро тностного распределител  достигаетс  существенное упрощение схемы, а за счет плавной регулировки на соответствующих управл емых входах - значительна  точность.Thus, due to the use of a multi-output controlled probabilistic distributor, a significant simplification of the circuit is achieved, and due to the smooth adjustment of the corresponding controlled inputs, considerable accuracy is achieved.

Предмет изобретени Subject invention

Стохастический интегратор, содержащий генератор импульсов, бло.к преобразовани , выходы которого через схему «ИЛИ соединены с выходом интегратора и с первым входомA stochastic integrator containing a pulse generator, a block to a transform, the outputs of which through the OR circuit are connected to the integrator output and to the first input

реверсивного счетчика, второй вход которогоreversible counter whose second input

соединен со входом интегратора, а выходыconnected to the integrator input, and the outputs

подключены соответственно к первым входамconnected respectively to the first inputs

блока преобразовани , отличающийс  тем,conversion unit, characterized in that

что, с целью повыщени  точности и упрощени  интегратора, он содержит управл емый веро тностный распределитель нмпульсов, вход которого соединен с выходом генератора импульсов, а выходы (подключены соответственно ко вторым входам блока нреобразов али .that, in order to increase the accuracy and simplify the integrator, it contains a controlled probability impedance distributor, whose input is connected to the output of the pulse generator, and outputs (connected to the second inputs of the transform unit, respectively).

гпgp

1one

-0-0

МM

SU1860314A 1972-12-20 1972-12-20 STOCHASTIC INTEGRATOR SU428411A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1860314A SU428411A1 (en) 1972-12-20 1972-12-20 STOCHASTIC INTEGRATOR

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1860314A SU428411A1 (en) 1972-12-20 1972-12-20 STOCHASTIC INTEGRATOR

Publications (1)

Publication Number Publication Date
SU428411A1 true SU428411A1 (en) 1974-05-15

Family

ID=20535959

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1860314A SU428411A1 (en) 1972-12-20 1972-12-20 STOCHASTIC INTEGRATOR

Country Status (1)

Country Link
SU (1) SU428411A1 (en)

Similar Documents

Publication Publication Date Title
US3061672A (en) Run length encoder
SU428411A1 (en) STOCHASTIC INTEGRATOR
NO137134B (en) CODE DEVICE FOR TRANSFORMING AN ANALOG SIGNAL TO DIGITAL CODE.
SU1120350A1 (en) Stochastic multiplying device
GB1281369A (en) Improvements in and relating to logic units and analog to digital converters comprising the same
SU516036A1 (en) Ring Type Binary Coder
SU428385A1 (en)
SU552629A1 (en) Random number sensor
SU734870A1 (en) Device for shaping pulse codes of pseudorandom trains
SU1116430A1 (en) Stochastic binary cell
SU454696A1 (en) Digital Probability Pulse Distributor
SU834852A2 (en) Generator of radio pulses with random parameters
SU399850A1 (en) MULTI-CHANNEL FORM FOR RANDOM SIGNALS
SU836633A1 (en) Random number sensor
SU516047A1 (en) Device for modeling error stream in discrete communication channels
SU440777A1 (en) Random Pulse Generator
SU383042A1 (en) FORMER OF CODE COMBINATIONS
SU1594690A2 (en) Follow-up a-d converter
SU468234A1 (en) Device for entering discrete data
SU1647890A1 (en) Decimal counter
SU962935A1 (en) Pseudorandom time interval generator
SU407313A1 (en) DEVICE TO CALCULATE THE REMAINATION BY MODULE OF NUMBER
SU940156A1 (en) Random number sequence generator
SU1198533A1 (en) Device for simulating phase jitter of pulses of code sequence
SU365829A1 (en) VOLTAGE CONVERTER TO CODE