Устройство может быть использовано в системе передачи данных. Известен регенератор двоичных символов по авт. св. № 278729. Однако в известном регенераторе при совпадении входного сигнала, вл ющегос с.тучайным сигнало.л, и сигнала установки счетчика входной сигнал не фиксируетс счетчиком разности, что снижает точность и надежность устройства. Цель изобретени - повышение точности и надежности схемы. В предлагаемый регенератор введены инвертор п три логические схемы «И. Первый вход схем «И соединен со входом регенератора , а второй вход первых двух схем с выходом инвертора, вход которого св зан с выходом линии задержки и со вторым входом третьей схемы «И. Выход первых схем «И подсоединен к единичному и .нулевому входам счетчика разности. На чертеже .представлена блок-схема устройства . Регенератор двоичных символов содержит генератор опорных импульсов /, делитель частоты 2, блок 3 управлени делителем частоты , блок усреднени 4, счетчик разности 5, цифровой интегратор 6, логические схемы «И 7-14, линию задержки 15, схему «ИЛИ 16, преобразователь двоичного кода в числоимпульсный , состо щий из счетчика 17 и чейки опроса 18, триггер знака 19, инверторы 20, 21, дополнительные схемы «И 22-24 и сумматор 25. Первый вход схем «И 22-2т соед|;нен со входом ре1генератора, второй вход схем «И 22, 23 - с выходом инвертора 21, вход которого св зан с выходом ли}1Ии задержки 15 и со вторым входом схемы «И 24. Выход схем «И 22, 23 подсоединен к единичному и нулевому входам счетчика разности 5. Работает устройство следующим образом. Сигнал установки в исходное состо ние, поступающий через линию задержки 15 с импульсного выхода делител частоты 2, устанавливает в нуль все разр ды счетчика разгюсти 5, кроме первого, и поступает одновременно на вход схемы «И 24, вл сь дл нее запреидающнм сигналом. На входы схем «1-1 23, 24 сигнал установки поступает через дополнительный инвертор 21, поэтому дл них он вл етс разрещающнм сигналом. С помощью схемы «И 22 на вход счетчика 5 через схему «ИЛИ 16 поступают те входные cnrHavib устройства, которые совпадают по времени с сигналом первой полупосылки, поступающей на схему «И 22 с выхода делител частоты 2, и сигналом с выхода генератора опорных импз льсов /, если эти сигналы не совпадают с сигналами установки. С помощью схемы «И 14 на вход счетчика 5 через схему «ИЛИ 16 поступают те входные сигналы, которые совпадают по времени с сигиалом второй полупосылкп, поступающим на схему «И 14 с делител частоты 2, и сигналом с выхода генератора 1. При совпадении входного случайного сигнала с сигналом установки счетчика входной сигнал в соответствии со своим значением (единица пли нуль) поступает соответственно через схему «И 23 или 22 на единичный или нулевой вход первого разр да счетчика 5. Предмет изобретени Регенератор двоичных символов по авт. св. ЛЬ 278729, отличающийс тем, что, с целью повыщени точности и надежности устройства , в него введены инвертор и три логические схемы «И, причем первый вход схем «И соединен со входо.м регенератора, а второй вход первых двух схем «И - с выходом инвертора, вход которого св зан с выходом линии задержки п со вторым входом третьей схемы «И, при этом выход первых схем «И подсоединен к единичному и нулевому входам счетчика разности.The device can be used in the data transmission system. Known regenerator binary symbols on the author. St. No. 278729. However, in a known regenerator, when the input signal, which is the received tracking signal, and the counter installation signal, coincides, the input signal is not detected by the difference counter, which reduces the accuracy and reliability of the device. The purpose of the invention is to improve the accuracy and reliability of the circuit. An inverter and three logic circuits “I. The first input of the circuits is connected to the input of the regenerator, and the second input of the first two circuits with the output of the inverter, the input of which is connected to the output of the delay line and to the second input of the third circuit I. The output of the first circuits “And is connected to the single and zero inputs of the difference counter. The drawing shows a block diagram of the device. The binary symbol regenerator contains the reference pulse generator /, frequency divider 2, frequency divider control unit 3, averaging unit 4, difference counter 5, digital integrator 6, AND 7-14 logic circuits, delay line 15, OR 16 circuit, binary converter code in the pulse number, consisting of counter 17 and interrogation cell 18, trigger sign 19, inverters 20, 21, additional circuits AND 22-24 and adder 25. The first input of circuits AND 22-2t connection |; nene with the input of the regenerator, the second input of the circuits 22 and 23 is with the output of the inverter 21, the input of which is connected to the output li} 1 A delay 15 and with the second input circuit "And 24. The output circuits" And 22, 23 is connected to the single and zero inputs of the difference counter 5. The device works as follows. The setup signal to the initial state, coming through the delay line 15 from the pulse output of frequency divider 2, sets to zero all bits of the razusti counter 5, except for the first one, and simultaneously enters the input of the circuit "And 24," which is a signal for it. The inputs of the circuits 1-1 23, 24 receive the installation signal through an additional inverter 21, therefore for them it is a resolving signal. Using the circuit “AND 22 to the input of the counter 5 through the circuit“ OR 16, those input cnrHavib devices are received that coincide in time with the signal of the first semi-sending sent to the circuit “AND 22 from the output of frequency divider 2 and the signal from the output of the reference impulse generator /, if these signals do not coincide with the installation signals. Using the circuit "And 14 to the input of the counter 5 through the circuit" OR 16 receives those input signals that coincide in time with the sigial of the second half-send sent to the circuit "And 14 with frequency divider 2, and the signal from the output of the generator 1. If the input a random signal with a counter-setting signal, the input signal, in accordance with its value (one or even zero), flows respectively through an AND 23 or 22 circuit to a single or zero input of the first discharge of counter 5. Object of the invention Binary regenerator according to the author. St. L 278729, characterized in that, in order to increase the accuracy and reliability of the device, an inverter and three AND logic circuits are introduced into it, the first input of the AND circuit is connected to the regenerator's input, and the second input of the first two AND circuits the output of the inverter, whose input is connected with the output of the delay line n with the second input of the third And circuit, while the output of the first And circuits is connected to the single and zero inputs of the difference counter.
UU