SU425343A1 - Преобразователь частота-код - Google Patents

Description

,1

Изобретение относитс  к вычислительной и измерительной технике.

Известен преобразователь частота-код, содержащий генератор импульсов, блок управлени , регистр-счетчик и два двоичных счетчика с ключами на входе, сигнальные входы которых соединены со входом преобразовател , а управл ющие - с выходами олока управлени .

Однако известный преобразователь обеспечивает достаточную точность только при преобразовании сигнала с линейным законом изменени  частоты.

Целью изобретени   вл етс  повышение точности преобразовани  сигнала с нелинейным законом изменени  частоты.

Дл  этого в преобразователь введены устройство сравнени  кодов, схема «иЛИ, а также два цифровых частотомера, два управл емых делител  частоты и две дополнительные ключевые схемы, образующие два отдельных канала, причем выходы двоичных счетчиков соединены со входами устройства сравнени  кодов, выходы которого подключены к управл ющим входам частотомеров, сигнальные входы последних соединены с выходами ключей двоичных счетчиков, выходы частотомеров подключены к управл ющим входам

2

делителей частоты, сигнальные входы которых соединены с генератором импульсов, а выходы -с сигнальными входами дополнительных ключевых схем, управл ющие входы последних подключены к управл ющим входам ключей счетчиков противоположпых каналов, выходы ключевых схем соединены со входами схемы «ИЛИ, выход которой подключен к счетному входу регистра-счетчика, цифровые входы которого соединены с соответствующими выходами одного из двоичных счетчиков.

На чертеже приведена блок-схема преобразовател .

Иреобразователь работает следующим образом .

В исходном состо нии ключи 1 и 2 закрыты, и все счетчики и резистры установлены в исходное состо ние. По сигналу «начало преобразовани , поступающему со входа 3 в блок управлени  4, последний открывает ключ 1 на врем  Тп- Двоичный счетчик 5 отсчитает за это врем  среднее значение частоты /г сигнала со входа 6 с точностью, определ емой длительностью Ги и конечной нелинейностью частоты сигнала. Во втором цикле длительностью Ти открываетс  ключ 2, и двоичный счетчик 7 отсчитывает среднее значение частоты /г+1. При этом, когда содержимое счетчика 7 от начала его работы сравн етс  с содержимым счетчика 5, отсчитанным в предыдущем цикле, схема сравнени  кодов 8 вырабатывает сигнал, открывающий селектор частотомера 9, который за оставщеес  врем  цикла будет отсчитывать разницу Л/г1 ft+i - /1 и подавать ее на управл ющие входы управл емого делител  частоты 10. По окончании второго цикла содержимое счетчика 7 переписываетс  в регистр-счетчик И. Работа преобразовател  на последующих цикках осуществл етс  аналогично, за исключением того, что содержимое счетчика 5 не переноситс  в регистр 11. Установка коэффициентов делени  управл емых делителей частоты 12 и 10 осуществл етс  от частотомеров 13 и 9 соответственно в четном и нечетном циклах обратно пропорционально значению кодов Д/п. Импульсы от геператора импульсов 14 через ключевые схемы 15 и 16, открываемые в соответствующих циклах, а также через схему «ИЛИ 17 поступают на счетный вход регистра-счетчика 11, измен   его содержимое пропорционально приращению частоты входного сигнала, определ емому конечной величиной нелинейности изменени  частоты во времени. Значение кода частоты входного сигнала снимаетс  в любой момент времени с выходов 18 регистра 11 по сигналу «считывание со входа 19.

Таким образом осуществл етс  преобразование сигнала с нелинейным законом изменени  частоты в щироком диапазоне при высоком быстродействии.

П|редмет изобретени 

Преобразователь частота-код, содержащий генератор импульсов, блок управлени , регистр-счетчик и два двоичных счетчика с ключами на входе, сигнальные входы которых соединены со входом преобразовател , а управл ющие - с выходами блока управлени , от личающийс  тем, что, с целью новыщени 

точности преобразовани  сигнала с нелинейным законом изменени  частоты, в него введены устройство сравнени  кодов, схема «ИЛИ, а также два цифровых частотомера, два управл емых делител  частоты и две дополнительные ключевые схемы, образующие два отдельных канала, причем выходы двоичных счетчиков соединены со входами устройства сравнени  кодов, выходы которого подключены к управл ющим входам частотомеров , сигнальные входы последних соединены с выходами ключей двоичных счетчиков, выходы частотомеров подключены к управл ющим входам делителей частоты, сигнальные входы которых соединены с генератором импульсов , а выходы - с сигнальными входами дополнительных ключевых схем, управл ющие входы последних подключены к управл ющим входам ключей счетчиков противоположных каналов, выходы ключевых схем соединены со входами схемы «ИЛИ, выход которой подключен к счетному входу регистрасчетчика , цифровые входы которого соединены с соответствующими выходами одного из двоичных счетчиков.

9с5

о 19