SU418857A1 - - Google Patents

Info

Publication number
SU418857A1
SU418857A1 SU1812478A SU1812478A SU418857A1 SU 418857 A1 SU418857 A1 SU 418857A1 SU 1812478 A SU1812478 A SU 1812478A SU 1812478 A SU1812478 A SU 1812478A SU 418857 A1 SU418857 A1 SU 418857A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
circuit
inputs
input
counter
Prior art date
Application number
SU1812478A
Other languages
Russian (ru)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to SU1812478A priority Critical patent/SU418857A1/ru
Application granted granted Critical
Publication of SU418857A1 publication Critical patent/SU418857A1/ru

Links

Landscapes

  • Manipulation Of Pulses (AREA)

Description

1one

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах автоматики и измерительной техники.The invention relates to computing and can be used in automation and measuring devices.

Известны множительные устройства дл  умножени  частотного сигнала на посто нный коэффициент, задаваемый позиционным кодом , содержащее счетчик, информационные пходы которого соединены с информационны fи входами устройства, а выходы - с первы и входами схем совпадени , вторые входы которых подключены соответственно к выходам делител . Причем выходы схем совпадени  подключены ко входам схемы «ИЛИ.Multiplying devices are known for multiplying a frequency signal by a constant factor defined by a positional code containing a counter, informational paths of which are connected to informational and device inputs, and outputs to the first and inputs of the coincidence circuit, the second inputs of which are connected respectively to the outputs of the divider. Moreover, the outputs of the coincidence circuits are connected to the inputs of the "OR.

Недостатком известных устройств  вл ютс  ограниченные функциональные возможности, св занные с тем, что величина посто нного коэффициента должна быть меньше единицы.A disadvantage of the known devices is the limited functionality associated with the fact that the value of the constant coefficient must be less than one.

В предлагаемое устройство введена дополнительна  схема «ИЛИ, первый вход которой соединен со входом устройства, второй - с выходом схемы «ИЛИ, а выход -со входом делител  и выходом устройства.An additional OR circuit is introduced into the proposed device, the first input of which is connected to the input of the device, the second one is connected to the output of the OR circuit, and the output is connected to the divider input and the device output.

Это расшир ет функциональные возможности устройства.This extends the functionality of the device.

На чертеже представлена схема устройства.The drawing shows a diagram of the device.

Устройство содержит счетчик 1, делитель 2, собирательную схему «ИЛИ 3, схемы совпадени  «И 4 и дополнительную собирательную схему «ИЛИ 5.The device contains a counter 1, a divider 2, a collecting circuit "OR 3, a matching circuit" AND 4 and an additional collecting circuit "OR 5.

На вход 6 устройства подаетс  сигнал с частотой FX, на информационные входы 7 поступает код Ny, с выхода устройства 8 снимаетс  сигнал умноженной частоты F.A signal with the frequency FX is sent to the input 6 of the device, a code Ny is received at the information inputs 7, the signal of the multiplied frequency F is output from the output of the device 8

Устройство работает следующим образом.The device works as follows.

В счетчике 1 формируетс  дополнительный код Ny, который управл ет схемами совпадени  «И 4.In counter 1, an additional code Ny is generated, which controls the & 4 match schemes.

Дополнительный код получаетс  на обратных выходах разр дов счетчика, если из кода Ny, занесенного в счетчик, вычесть единицу .An additional code is obtained on the reverse outputs of the counter bits, if from the Ny code stored in the counter, subtract one.

На выходе множительного устройства формируетс  сигнал с частотой fi - Ny (гдеAt the output of the multiplying device, a signal is formed with a frequency fi - Ny (where

п - число разр дов счетчиков).n is the number of bits of counters).

Дополнительна  схема «ИЛИ 5  вл етс  сумматором частотных сигналов, поэтому f,F,-fFi.The supplemental circuit "OR 5" is an adder of frequency signals, therefore f, F, -fFi.

совместно выше приведенные выражени , имеем: together the above expressions, we have:

F..F ..

Р R

f . Оf. ABOUT

2 - N,,2 - N ,,

как 2 - N,,- N,, то -2as 2 - N ,, - N ,, then -2

уat

0)0)

- к получим F .- to get F.

N;,N ;,

При изменении ,, коэффициент К измен етс  в диапазоне .When changing, the coefficient K changes in the range.

За врем  , т. е. за врем  заполнени  счетчика 1 сигналом с частотой FX, на выходе 8 формируетс  число импульсов, определ емое выражениемOver time, i.e., during the time when counter 1 is filled with a signal with frequency FX, the number of pulses at output 8 is defined by the expression

f.rf.r

2, так как FT - N,, то2, since FT - N, then

//V// v

(2)(2)

22

V,V,

мГMG

Задава сь определенными значени ми Ny, т. е. коэффициентом К, можно получать необходимое умножение число-импульсного сигнала на посто нный коэффициент согласно выражению (1).Given certain values of Ny, i.e. K, one can obtain the necessary multiplication of the pulse number signal by a constant coefficient according to expression (1).

Предмет изобретени Subject invention

Множительное устройство, содержащее счетчик, информационные входы которого соединены с информационными входами устройства , а выходы - соответственно с первыми входами схем совпадени , вторые входы которых подключены соответственно к выходам делител , причем выходы схем совпадени A multiplying device containing a counter, the information inputs of which are connected to the information inputs of the device, and the outputs, respectively, with the first inputs of the matching circuits, the second inputs of which are connected respectively to the outputs of the divider, and the outputs of the matching circuits

иодключены ко входам схемы «ИЛИ, отличающеес  тем, что, с целью расширени  функциональных возможностей, в него введена дополнительна  схема «ИЛИ, первый вход которой соединен со входом устройства,and connected to the inputs of the "OR" circuit, characterized in that, in order to expand the functionality, an additional "OR" circuit is introduced into it, the first input of which is connected to the input of the device,

второй вход - с выходом схемы «ИЛИ, а выход- со входом делител  и выходом устройства .the second input is with the output of the “OR” circuit, and the output is with the divider input and the device output.

--Ч 7- × 7

SU1812478A 1972-07-18 1972-07-18 SU418857A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU1812478A SU418857A1 (en) 1972-07-18 1972-07-18

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU1812478A SU418857A1 (en) 1972-07-18 1972-07-18

Publications (1)

Publication Number Publication Date
SU418857A1 true SU418857A1 (en) 1974-03-05

Family

ID=20522464

Family Applications (1)

Application Number Title Priority Date Filing Date
SU1812478A SU418857A1 (en) 1972-07-18 1972-07-18

Country Status (1)

Country Link
SU (1) SU418857A1 (en)

Similar Documents

Publication Publication Date Title
US3757261A (en) Integration and filtration circuit apparatus
SU418857A1 (en)
US4156201A (en) Binary word presence indicating circuit
SU479258A1 (en) Binary-decimal counter
SU966864A1 (en) Device for shaping biased copies of pseudorandom sequencies
SU373637A1 (en) DEVICE FOR MEASURING FREQUENCY
SU447723A1 (en) Functional frequency converter
SU667966A1 (en) Number comparing device
SU970634A1 (en) Phase discriminator
SU570197A1 (en) Device for pulse synchronization of accumulator and radio spectrometer
SU993451A1 (en) Pulse repetition frequency multiplier
SU585601A1 (en) Device for subtraction and addition of pulses
SU612241A1 (en) Pulse-counting converter of the difference between series codes into parallel code
SU630628A1 (en) Multiplier
SU402822A1 (en) DIGITAL PHASE? LETER
SU533926A1 (en) Adder
SU474009A1 (en) A device for controlling arithmetic operations modulo three
SU471549A1 (en) Device for measuring frequency deviation
SU864577A1 (en) T flip-flop
SU690608A1 (en) Frequency multiplier
SU600569A2 (en) Digital linear interpolator
SU815888A1 (en) Method of discriminating pulse signal
SU409196A1 (en)
SU809526A1 (en) Pulse repetition frequency multiplier
SU945964A1 (en) Pulse repetition frequency multiplier