SU417902A1 - - Google Patents

Description

1one

Изобретение относитс  к области автоматики и вычислительной техники и может использоватьс  в системах обработхн информации , Б системах автоматического регулировани 1 дл  запоминани  и воснроизвехЛени  «ачального значени  частоты различных частотных датчиков, в цифровых приборах дл  изме .ре11и  инфранизких частот и т. д.The invention relates to the field of automation and computer technology and can be used in information processing systems, B automatic control systems 1 for storing and suspending the frequency of various frequency sensors, digital devices for measuring radio frequency and infra-low frequencies, etc.

Известен след щий :нреобразо:ватель периода следовани  имлульсов, содержащий реверсивный счетчик и делитель частоты, подключенные к Соответствующие входам схем сов1падени , выходы которых €оеди«ены с входами собирающей схемы, источник опорной частоты. Однако в нем наблюдаетс  значительна  фазова  нестабильность частоты выходного (аналогового) сигнала, флуктуаци  выходной информации, лредставленной в цифровой форме, относительно установивщегос  значени , а лр-и использовании его в качестве перемножитеп  входной частоты его конструкци  усложн етс , так как в его состав ввод т дополнительное пересчетнос устройство.The following is known: the time period follower of the impulses containing a reversible counter and a frequency divider connected to the corresponding inputs of the coincidence circuit, the outputs of which are connected to the inputs of the collecting circuit, the source of the reference frequency. However, it exhibits a significant phase instability of the output (analog) signal frequency, fluctuation of the output information, provided in digital form, with respect to the set value, and using it as a multiplier of the input frequency, its design is more complicated, since additional recalculation device.

Целью изобретени   вл етс  новышение точности преобразовани  и расщирени  функциональных возможностей.The aim of the invention is to increase the accuracy of conversion and enhancement of functionality.

Дл  этого в предлагаемый преобразователь вве1дены дополнительна  схема совпадени  и j-k триггер, один вход которого подключен To do this, an additional matching circuit is introduced into the proposed converter and a j-k trigger, one input of which is connected

к выходу собираюн1,ей схемы, а другой - к источнику онорной частоты и одному входу донолннтельноП схемы совпадени , а выход триггера соединен с другим входом донолнителыюй схемы совнадени , выход которой подкл;очсн к входу делител  частоты, причем выход делите. частоты соединен с суммиpyiouuiM входом реверсивного счетчика.the output is collected, its circuit and the other to the source frequency and one input of the coincident circuit, and the trigger output is connected to another input of the full coincident assembly whose output is connected to the frequency divider input, and the output is divided. frequency is connected to the summypyiouuiM input of the reversible counter.

На чертеже представлена блок-схема описываемого пресоразовател .The drawing shows the block diagram of the described presozer.

Он содержит реверсивный счетчик 1, делитель 2 частоты, импульсно-потенцнальные схемы 3 совпадени  (вентнлн), собирающую схему 4, /-h триггер 5. донолнительную схему 6 совнадеш  и истопник 7 опорюй частоты. Преобразователь имеет вход 8. Значение периода входной частоты в параллельном коде снимаетс  с групны выходных шин 9, а аналоговые выходные сигналы - с группы тин 10.It contains a reversible counter 1, a divider 2 frequencies, a pulse-potential matching circuit 3 (ventnlnn), collecting circuit 4, / -h trigger 5. additional circuit 6 sovnadesh and fighter 7 of the reference frequency. The converter has an input 8. The value of the period of the input frequency in the parallel code is removed from the output bus bars 9, and the analog output signals from the Tin 10 group.

В установив;демст режиме на суммирующий вход реверсивного счетчика 1 поступают импульсы с выхода делител  2 частоты, частота следовани  Р„ых, которых равна частоте входн1- Х импу-гьсов ,х. ноступающих по входной щнне 8 на второй (вычитаюпщй) вход реверсивного счетчика 1. При этом на выходах щин 9 счетчика 1 и на первых входах схем 3 .-снствуют потенщзальные сигналы , соответствующие на1коплен1юму в счетчике 1 коду N, а на выходах шин 10 делител  2 п соотвстствсиио па вторых входах схем 3-и .м пульслые сигналы 2 РПИХ; 4 f «ых; . . .In setting the demo mode, the summing input of the reversible counter 1 receives pulses from the output of the divider 2 frequencies, the frequency of tracking Ps, which is equal to the frequency of the input-X pulses, x. arriving at input 8 at the second (subtracting) input of the reversible counter 1. At the same time, at the outputs of the 9-pin 9 and at the first inputs of the circuits 3. -plug the potential signals corresponding to accumulation 1 in the counter 1 to the N code, and at the outputs of the 10-splitter 2 n according to the second inputs of the circuits 3 .m pulse signals 2 FIR; 4 f "s; . . .

971-1 . Р971-1. R

а;,гх. a;, gh.

Учитыва  коэффициент делени  делител  2, зиачоние частоты следовани  имнульсов с выхода дополнительной схемы 6, которые поступают на вход делител  частоты 2;Taking into account the division ratio of divider 2, the frequency of the frequency of following pulses from the output of additional circuit 6, which are fed to the input of frequency divider 2;

Гдч 2«.вх,GDH 2 ". In,

где - значение частоты следовани  импульсов на входе делител ,where - the value of the pulse frequency at the input of the divider,

п - количество двоичных разр дов делител  2.n is the number of binary bits of the divider 2.

Имнульсные сигналы с 1выходов схем 3 поступают на входы собирающей схемы 4, на выходе которой образуетс  импульсный сигнал , частоты следовани  илтульсов которогоThe impulse signals from the 1 outputs of the circuits 3 are fed to the inputs of the collecting circuit 4, at the output of which a pulse signal is formed, the frequency of which the pulses follow

рR

N,N,

FCC FCC

2«2 "

где FO - частота следовани  импульсов на выходе собирающей схемы 4.where FO is the pulse frequency at the output of the collecting circuit 4.

Каждым импульсом с выхода собирающей схемы 4/-k триггер 5 опрокидываетс  и закрывает дополнительную схему 6.With each pulse from the output of the collecting circuit 4 / -k, the trigger 5 overturns and closes the additional circuit 6.

Поступивший вслед за этим очередной лмпульс с выхода источника олорной частоты поступает на второй вход /-k - триггера 5 и возвращает этот триггер в первоначальное состо ние. При этом вследствие задерн ;|КИ по влени  сигнала на выходе /-k триггера ири поступлении на его вход сигнала происходит пропуск одного имнульса с источника 7 опорной частоты дополнительной схемой 6. Таким образом, поступление «а лервый вход /-k триггера 5 с выхода собираю1дей схемы 4 импульсной последовательности FCC приводит к по влению на выходе дополнительной схемы 6 импульсной последовательности, частоты следовани  которой определ етс  выражениемThe next impulse received after this from the output of the olor frequency source arrives at the second input of the / -k - flip-flop 5 and returns this flip-flop to the initial state. In this case, due to the posterior; | KI occurrence of the signal at the output / -k of the trigger, and when a signal arrives at its input, one impulse from the reference frequency source 7 is skipped by the additional circuit 6. Thus, the arrival "and the first input / -k of the trigger 5 from output I assemble the circuit 4 of the FCC pulse sequence, resulting in the output of the additional circuit 6 of the pulse sequence, the frequency of which is determined by the expression

ЛцчLtsch

N,N,

f,4 Fof, 4 fo

2«2 "

где FO - частота следовани  импульсов с выхода источника опорной частоты.where FO is the pulse frequency from the output of the reference frequency source.

2 +код .T,2 + code .T,

т 1 где Л,х -период следовани  входныхt 1 where L, x is the period of the following input

импульсов.pulses.

Следавателр но, значение кода N, накопленного в реверсивном счетчике 1, пр мо пропорционально периоду следовани  входных импульсов , поэтому предложенное устройство может быть использовано в качестве след щего преобразовател  «период код. Пали0 чие группы выходных шин 10 позвол ет без усложнени  устройства производить перемножение входного сигнала на посто нные коэффициенты 2, 4, в ... 2. Поскольку сигнал вых на выходе делител Consequently, the value of the code N accumulated in the reversible counter 1 is directly proportional to the follow-up period of the input pulses, therefore, the proposed device can be used as a follow-up converter for the period code. Burning the output bus groups 10 allows, without complicating the device, to multiply the input signal by constant coefficients 2, 4, ... 2. Since the output signal is the output of the divider

5 2 представл ет импульсную последовательность с высокой фазовой стабильностью, определ емой нестабильностью фазы источника опорной частоты и фазовой нестабильностью при прохождении этого сигнала через5 2 represents a pulse sequence with high phase stability, determined by the instability of the phase of the reference frequency source and phase instability during the passage of this signal through

0 делитель 2, информаци , представленна  в цифровом коде на выходе реверсивного счетчика 1, не флуктуирует относительно установиЕн .1егос  значени .0 divider 2, the information presented in the digital code at the output of the reversible counter 1, does not fluctuate relative to the set value.

Предмет изобретени Subject invention

След щий преобразо;ватель периода следовани  имнульсов, содержащий реверсивныйThe next converter of the follow-up period of the pulses, containing the reverse

счетчик и делитель частоты, подключенные к соответствующим входам схем совпадени , выходы которых соединены с входами собирающей схемы, источник опорной частоты, отличающийс  тем, что, с целью повышени  точности преобразовани  и расширени  функциональных возможностей, в него введены дополнительна  схема совпадени  и /-k триггер, один вход которого подключен « выходу собирающей схемы, а другой - к источнику опорной частоты и одному входу дополнительной схемы совпадени , а выход триггера соединен с другим входом дополнительной схемы совпадени , выход которой нодключен к входу делител  частоты, причемa counter and a frequency divider connected to the corresponding inputs of the coincidence circuits, the outputs of which are connected to the inputs of the collecting circuit; the source of the reference frequency, characterized in that, in order to increase the accuracy of conversion and enhancement of the functionality, an additional coincidence circuit and / -k trigger are introduced , one input of which is connected to the output of the collecting circuit, and the other to the source of the reference frequency and one input of the additional matching circuit, and the output of the trigger is connected to another input of the additional circuit with of incidence, which nodklyuchen output to the input of the frequency divider, wherein

выход делител  частоты соединеи с сум мирующим входом реверсивного счетчика.Connect the frequency divider output to the summing input of the reversible counter.