SU392510A1 - :.; ::? OOUSY • '^' ':: \ r'? J''EOPlJ | - Google Patents
:.; ::? OOUSY • '^' ':: \ r'? J''EOPlJ |Info
- Publication number
- SU392510A1 SU392510A1 SU1699455A SU1699455A SU392510A1 SU 392510 A1 SU392510 A1 SU 392510A1 SU 1699455 A SU1699455 A SU 1699455A SU 1699455 A SU1699455 A SU 1699455A SU 392510 A1 SU392510 A1 SU 392510A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- digital
- analog
- decoder
- block
- converter
- Prior art date
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
1one
Изобретение относитс к аналого-цифровой вычислительной технике и может быть использовано дл функционального преобразовани переменной величины в аналого-цифровых и аналоговых вычислительных устройствах .The invention relates to analog-to-digital computing and can be used for functional transformation of a variable in analog-digital and analog computing devices.
Известен гибридный функциональный преобразователь , содержащий аналого-цифровой блок, дешифратор и цифро-аналоговый блок.Known hybrid functional Converter containing analog-to-digital unit, the decoder and the digital-to-analog unit.
Этот преобразователь имеет сложную схему и требует применени операционных усилителей с высокими техническими характеристиками и большим аппаратурным объемом.This converter has a complex circuit and requires the use of operational amplifiers with high technical characteristics and large instrumental volume.
Предложенный функциональный преобразователь отличаетс тем, что в пего введены два управл емых делител напр жени , входы которых подключены к выходу дешифратора , а выходы соединены соответственно с вторым и третьим входами цифро-аналогового блока.The proposed functional converter is characterized in that two controllable voltage dividers are introduced in it, the inputs of which are connected to the output of the decoder, and the outputs are connected to the second and third inputs of the digital-analog block, respectively.
Это позвол ет упростить структуру преобразовател .This simplifies the structure of the converter.
Па чертеже показана блок-схема предложенного функционального преобразовател .Pa drawing shows a block diagram of the proposed functional Converter.
Функциональный преобразователь содержит аналого-цифровой блок 1, который своими выходами подсоединен к цифро-аналоговому блоку 2 и дешифратору 3. Выходы дешифратора подключены к двум управл емым делител м 4 и 5 напр жени , выходы которыхThe functional converter contains an analog-digital block 1, which by its outputs is connected to a digital-analog block 2 and a decoder 3. The decoder outputs are connected to two controllable voltage dividers 4 and 5, the outputs of which are
соединены с опорными входами цифро-анало гового блока.connected to the reference inputs of the digital-analog block.
Гибридный функциональный преобразова тель работает следуюгцим образом.The hybrid functional converter operates in the following way.
Входна переменна величина X преобра зуетс в аналого-цифровом блоке / в п-раз р дный двоичный код. Старшие т разр доThe input variable X is converted into an analog-to-digital block / n-th binary code. Older t raz up
кода подаютс в дешифратор 5 дл опреде лени интервала интерпол ции, в котором на ходитс входна величина. Младшие п-п разр дов кода, которые представл ют co6oi коэффициент К.(Х) интерпол ционной форThe code is fed to the decoder 5 to determine the interpolation interval in which the input value is located. Minor np code bits that represent the co6oi coefficient K. (X) interpolation form
мулы, поступают на цифро-аналоговый бло 2, построенный по принципу суммировапи5 напр жений на матрице сопротивлений тинг R-2/. При «О в одном из разр дов двоич ного кода к соответствуюш.ему сопротивлеthe mules arrive at a digital-analogue block 2, built on the principle of summing up five voltages on the resistance matrix of the R-2 /. When "O in one of the bits of the binary code to the corresponding resistance
нию IR матрицы подключают напр жение соответствующее значению функции в начал( интервала интерпол ции - Р(з), а в слу чае - «1 - напр жение, соответствующее значению функции в конце интервала интерthe IR matrix is connected to the voltage corresponding to the value of the function in the beginning (the interpolation interval — P (h), and in the case of “1 — the voltage corresponding to the value of the function at the end of the interval
пол ции F(Xj+i).polices F (Xj + i).
Эти напр жени формируютс в уиравл емых делител х 4 w. 5 напр жени по сигналам дешифратора и подаютс на опорные входы цифро-аналогового блока.These stresses are generated in the adjustable dividers 4 w. 5, the voltage from the signals of the decoder and is applied to the reference inputs of the digital-analog block.
Напр жение на выходе цифро-аналогового преобразовател измен етс в соответствии с применением интерпол ционной формулы У F(Xj) + f(X)F(Xj, z) - F(Xj)l.The output voltage of the digital-to-analog converter varies according to the application of the interpolation formula Y F (Xj) + f (X) F (Xj, z) - F (Xj) l.
Предмет изобретени Subject invention
Функциональный преобразователь, содержащий аналого-цифровой блок, вход которогоA functional converter containing an analog-digital unit whose input is
соединен с входом преобразовател , а выходы соединены с входом дешифратора и первым входом цифро-аналогового блока, отличающийс тем, что, с целью упрощени структуры , он содержит два управл емых делител напр жени , входы которых подключены к выходу дешифратора, а выходы соединены соответственно с вторым и третьим входами цифро-аналогового блока.connected to the input of the converter, and outputs connected to the input of the decoder and the first input of the digital-analog block, characterized in that, in order to simplify the structure, it contains two controllable voltage dividers, the inputs of which are connected to the output of the decoder, and the outputs are connected respectively to the second and third inputs of the digital-analog block.
F/j)F / j)
Y-FMY-FM
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1699455A SU392510A1 (en) | 1971-09-22 | 1971-09-22 | :.; ::? OOUSY • '^' ':: \ r'? J''EOPlJ | |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1699455A SU392510A1 (en) | 1971-09-22 | 1971-09-22 | :.; ::? OOUSY • '^' ':: \ r'? J''EOPlJ | |
Publications (1)
Publication Number | Publication Date |
---|---|
SU392510A1 true SU392510A1 (en) | 1973-07-27 |
Family
ID=20488591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1699455A SU392510A1 (en) | 1971-09-22 | 1971-09-22 | :.; ::? OOUSY • '^' ':: \ r'? J''EOPlJ | |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU392510A1 (en) |
-
1971
- 1971-09-22 SU SU1699455A patent/SU392510A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1040614A (en) | Improvements in or relating to code translation systems | |
JPS61164338A (en) | Multiplex arithmetic type digital-analog converter | |
GB1371413A (en) | High speed analogue-to-digital converter | |
GB1101969A (en) | Bipolar analog to digital converter | |
US3216005A (en) | Analog voltage translating apparatus | |
DE59108762D1 (en) | Analog-digital converter according to the extended parallel process | |
SU392510A1 (en) | :.; ::? OOUSY • '^' ':: \ r'? J''EOPlJ | | |
JPS61292420A (en) | Analog-digital converter | |
SU1547067A1 (en) | D-a converter | |
SU819952A1 (en) | Parallel-series analogue-digital converter | |
SU503258A1 (en) | Digital-analog computing device | |
SU606205A1 (en) | Analogue-digital converter | |
SU995313A1 (en) | Parallel-series analogue-digital converter | |
SU1481890A1 (en) | Digital-to-analog converter | |
JPH05244002A (en) | Analog-to-digital converter device | |
RU1786661C (en) | Analog-to digital converter | |
SU769730A1 (en) | Information converting device | |
SU815898A1 (en) | Device for analogue-digital conversion | |
SU423145A1 (en) | DEVICE FOR REPRODUCTION OF TWO VARIABLE FUNCTIONS | |
SU483783A1 (en) | Code to Analog Converter | |
JPS62175018A (en) | Ad converter | |
SU594582A1 (en) | Analogue-digital function converter | |
SU879758A1 (en) | Discrete-analogue delay device | |
JPS57135521A (en) | High-speed a-d converter | |
SU598233A1 (en) | Digital-analogue multiplier |