SU378834A1 - DEVICE OF COMPUTING COMPUTER MACHINE WITH TWO-POSITIONAL PULSE SENSORS - Google Patents
DEVICE OF COMPUTING COMPUTER MACHINE WITH TWO-POSITIONAL PULSE SENSORSInfo
- Publication number
- SU378834A1 SU378834A1 SU1645447A SU1645447A SU378834A1 SU 378834 A1 SU378834 A1 SU 378834A1 SU 1645447 A SU1645447 A SU 1645447A SU 1645447 A SU1645447 A SU 1645447A SU 378834 A1 SU378834 A1 SU 378834A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- computer
- computer machine
- pulse sensors
- registers
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Description
1one
Изобретение относитс к области цифровой вычислительной техники и может быть использовано дл приема в вычислительную машину спорадически поступающих двухпозиционных импульсов.The invention relates to the field of digital computing and can be used to receive sporadically incoming two-step pulses into a computer.
Известное устройство дл сопр жени вычислительной .машины с двухпозиционньши датчиками содержит формирователи, регистры , фиксаторы, буферные регистры и линии задержки.The known device for interfacing a computational machine with two-position sensors contains drivers, registers, latches, buffer registers and delay lines.
Цель изобретени - повышение надежности приема спорадически поступающих двухпозиционних импульсов и упрощение схемы.The purpose of the invention is to increase the reliability of receiving sporadically received on-off pulses and simplify the circuit.
Предлагаемое устройство содержит схемы совпадени , выходы которых подключены соответственно к сбросовым входам каждого регистра-фиксатора, одни входы подключены соответственно к выходам вычислительной машины, а другие - к сбросовой .щине вычислительной машины. Такое выполнение устройства позвол ет принципиально исключить потерю имлульсов или двукратное считывание и, кроме того, упрощает схему.The proposed device contains coincidence circuits, the outputs of which are connected respectively to the fault inputs of each register-latch, some inputs are connected respectively to the outputs of the computer, and the others to the waste field of the computer. Such an embodiment of the device makes it possible in principle to exclude the loss of impulses or double reading and, in addition, simplifies the circuit.
Па чертеже представлена функциональна .схема описываемого устройства.Pa the drawing shows the functional scheme of the described device.
Оно имеет шины / входных сигналов, которые соединены со входами формирователей 2. Их выходы подключены ко входам регистров-фиксаторов, на другие входы кото.-..It has bus / input signals that are connected to the inputs of drivers 2. Their outputs are connected to the inputs of the latch registers, to the other inputs of which.- ..
. 2. 2
рых подключены соответственно выходы схем совпадений 4. Выходы регистров-фиксаторов единичных лриращений 3 подключены к одним входам буферных регистров 5, а к другим входам -шина считывани 6 от вычис .лительной машины 7. Выходы буферных регистров 5 подключены к входным шинам 2 св зи с вычислительной машиной. Выходные шины 9 вычислительной машины соединены соответственно со входами схем совпадений 4, к другим входам которых подключена шина сброса 10 от вычислительной машины.The outputs of the matching circuit 4 are connected respectively. computer machine. The output tires 9 of the computing machine are connected respectively to the inputs of the coincidence circuits 4, to the other inputs of which the reset bus 10 is connected from the computing machine.
Устройство работает следующим образом.The device works as follows.
С входных шин / на входы формирователей 2 поступают спорадические двухпозиционные импульсы, которые дифференцируютс , и импульсы, возникаю.шие по переднему фронту, с выхода формирователей 2 поступают на входы регистров-фиксаторов 3 единичных приращений, где запоминаютс . Выходные потенциалы регистров-фиксаторов поступают на входы буферных регистров 5, на другие входы которого заведена шина 6Sporadic on-off pulses are received from the input buses / to the inputs of the formers 2, which are differentiated, and the pulses appearing along the leading edge, from the output of the formers 2 arrive at the inputs of the latch registers 3 unit increments where they are stored. The output potentials of the register-fixers arrive at the inputs of the buffer registers 5, to the other inputs of which bus 6 is driven
сигнала считывани от вычислительной маШИВЫ 7. Если в поступлени сигнала считывани в некоторых регистрах-фиксаторах 5 запомнились и.мпульСы, то на соответствующих выходад .,буфернь1Х.: регистров 5read signal from computational machine 7. If the read signals in some register-latches 5 were remembered by ipulSa, then on the corresponding output, buffer 1: registers 5
по в тс : импульсы, поступающие -на щины 8on in vehicle: impulses arriving - women 8
св зи с вычислительной машиной. Импульсы, поступающие в вычислительную машину запоминаютс там и подаютс в. виде потенциалов на соответствующие выходные шины 9. С этих щин импульсы поступают ва соответствующие входы схем совпадений 4, одновременно с этим из вычислительной машины «а шину 10 подаетс сигнал сброса, который поступает на другие входы схем совпадени м 4. На выходах схем совпадеви 4 возникают импульсы, которые сбрасывают соответствующие регистры-фиксаторы 3 единичных приращений . Таким образом осуществл етс сброс только тех регистров-фиксаторов 3 единичных приращений, в которых в момент поступлени сигнала считывали хранились импульсы , которые последовали через соответствующие буферные регистры 5 и зафиксировались в вычислительной машине 7.communication with the computer. The pulses entering the computer are remembered there and fed to. the form of the potentials to the corresponding output buses 9. From these regions, the pulses arrive at the corresponding inputs of the coincidence circuits 4, and simultaneously a reset signal is sent from the computer 10 to the other inputs of the coincidence circuits 4. At the outputs of the coincidences 4 impulses that reset the corresponding register-latches 3 unit increments. Thus, only those fixation registers 3 unit increments are performed, in which at the moment of arrival of the signal the pulses were stored, which followed through the corresponding buffer registers 5 and recorded in the computer 7.
Предмет изобретеВИЯSubject of invention
Устройство сопр жени , вычислительной машины с двухпозтециовным-и импульсными датчиками , содержащее формирователи, подключенвые через регистры-фиксаторы единичных приращений и буферные регистры к вычислительной машине, отличающеес тем, что, с целью повышени надежности и упрощени устройства, оно содержит схемы совпаден1и , входы которых подключены к вычислительной машине, а выходы - к регистрамфиксаторам единичных прИращений.A pairing device, a computer with dual-pin and pulse sensors, which contains drivers that are connected through single-increment latching registers and buffer registers to the computer, characterized in that, in order to increase the reliability and simplify the device, it contains matching circuits whose inputs connected to the computer, and the outputs - to the registers of individual applications.
S Г1S G1
IIII
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1645447A SU378834A1 (en) | 1971-04-06 | 1971-04-06 | DEVICE OF COMPUTING COMPUTER MACHINE WITH TWO-POSITIONAL PULSE SENSORS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU1645447A SU378834A1 (en) | 1971-04-06 | 1971-04-06 | DEVICE OF COMPUTING COMPUTER MACHINE WITH TWO-POSITIONAL PULSE SENSORS |
Publications (1)
Publication Number | Publication Date |
---|---|
SU378834A1 true SU378834A1 (en) | 1973-04-18 |
Family
ID=20472037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1645447A SU378834A1 (en) | 1971-04-06 | 1971-04-06 | DEVICE OF COMPUTING COMPUTER MACHINE WITH TWO-POSITIONAL PULSE SENSORS |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU378834A1 (en) |
-
1971
- 1971-04-06 SU SU1645447A patent/SU378834A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU378834A1 (en) | DEVICE OF COMPUTING COMPUTER MACHINE WITH TWO-POSITIONAL PULSE SENSORS | |
SU501470A1 (en) | Device for generating single pulses | |
SU473181A1 (en) | Device for comparing binary numbers | |
SU558273A1 (en) | Two-channel time pulse separation device | |
SU1383472A1 (en) | Time pulse discriminator | |
SU372559A1 (en) | DECODER | |
SU601824A1 (en) | Logical device for suppressing noise pulses | |
GB1177205A (en) | Interface Circuit for Interconnecting Four Phase Logic Systems on Separate Chips of an Integrated Circuit System | |
SU436341A1 (en) | DEVICE FOR SYNCHRONIZATION OF TWO TEAMS | |
SU468237A1 (en) | Number Comparison Device | |
SU409196A1 (en) | ||
SU437208A1 (en) | Pulse Synchronizer | |
SU434600A1 (en) | PARALLEL COUNTER | |
SU560222A1 (en) | Device for converting binary code to gray code and vice versa | |
SU766020A1 (en) | Binary counter | |
SU871341A2 (en) | Calculating device | |
SU497733A1 (en) | Pulse counter in telegraph code | |
SU896764A1 (en) | Discrete information receiving device | |
SU473304A1 (en) | Logical integrator | |
SU758515A1 (en) | Decoder | |
SU511704A1 (en) | Signal detection device | |
SU409260A1 (en) | DEVICE OF COUNTING OF CONVERTER OF THE CONVERTER | |
SU423252A1 (en) | LOGICAL DEVICE | |
SU1053291A1 (en) | Reversible parallel-carry pulse counter | |
SU570196A1 (en) | Multichannel frequency-code transducer |