SU377768A1 - COMPARATOR OF BINARY NUMBERS \ :: 0; -: OUYUSNAYA i; iATlliT ^ "T ^ l. ^ I; i" li ^ "A; - Google Patents

Description

Предлагаемое устройство относитс  к области автоматики и вычислительной техники и может быть использовано при реализации технических средств цифровой автоматики и дискретных вычислительных машин.The proposed device relates to the field of automation and computer technology and can be used in the implementation of technical means of digital automation and discrete computers.

Известен комларатор двоичных чисел, содержащий два 2п-разр дных регистра и последовательно соединенные пороговые элементы . Однако известные устройства сложны и имеют врем  распространени  сигнала, равное примерно пт, где т-задержка сигнала в одном разр де.A binary binary compiler is known that contains two 2n-bit registers and successively connected threshold elements. However, the known devices are complex and have a signal propagation time of about pt, where the t-delay of the signal is in one bit.

Предлагаемый компаратор отличаетс  от известных тем, что в нем применено п пороговых элементов с порогом ( + 4) и п тью входами, два из которых имеют веса ( + 2), а остальные - ( + 1), пр мые выходы каждого i-ro разр да первого регистра (,3... 2,,1 ) и инверсные выходы каждого одноименного разр да второго регистра св заны с-двум  из входов с весом ( + 1) /-го порогового элемента (, 2,...п), соответственно, а пр мые выходы каждого (i+l)-ro разр да первого регистра и инверсные выходы каждого одноименного разр да второго регистра соединены с двум  другими входами с весом {Ч-2) того же /-ГО порогового элемента соответственно: п тый вход первого порогового элемента св зан с шиной контрольного сигнала, у п тые входы всехThe proposed comparator differs from the known ones in that it uses n threshold elements with a threshold (+ 4) and five inputs, two of which have weights (+ 2) and the rest - (+ 1), direct outputs of each i-ro the bit of the first register (, 3 ... 2,, 1) and the inverse outputs of each of the same name of the second register are connected to two of the inputs with the weight of (+ 1) / th threshold element (, 2, ... n ), respectively, and the direct outputs of each (i + l) -ro bit of the first register and inverse outputs of each of the same name of the second register are connected to two other inputs with Som (H-2) of the same / -th threshold element, respectively: the fifth input of the first threshold element is connected to the pilot signal bus; the fifth inputs of all

последующих пороговых элементов св заны с выходами предыдущих: выход последнего порогового элемента св зан с выходной шиной устройства.the subsequent threshold elements are associated with the outputs of the previous ones: the output of the last threshold element is connected with the output bus of the device.

Это позвол ет упростить устройство иThis simplifies the device and

повысить его быстродействие.increase its speed.

На чертеже приведена блок-схема предлагаемого комларатора,The drawing shows a block diagram of the proposed compiler,

Он содерл-сит п пороговых элемептовIt contains s-th threshold elemept

(li, lo,... « ) и два регистра 2 и 3, предназначенные дл  приема сравниваемых чисел. На каждые два разр да сравниваемых двоичных чисел используетс  один пороговый элемеит (ПЭ), который имеет порог ( + 4) и(li, lo, ... “) and two registers 2 and 3, designed to receive compared numbers. For every two bits of binary numbers being compared, one threshold element is used (PE), which has a threshold (+ 4) and

п ть входов, два из которых имеют вес ( + 2), а остальные три имеют вес (+1). Одни из входов с весом ( + 2) подключен к пр мому выходу триггера данного разр да первого числа, второй вход с весом ( + 2) подключей к инверсному выходу триггера данного разр да второго числа, один из входов с весом ( + 1) подключен к пр мому выходу триггера предыдущего разр да первого числа , второй вход с весом ( + 1) лодключен кfive inputs, two of which have weight (+ 2), and the other three have weight (+1). One of the inputs with weight (+ 2) is connected to the direct output of the trigger of this bit of the first number, the second input with weight (+ 2) is connected to the inverse output of the trigger of this bit of the second number, one of the inputs with weight (+ 1) is connected to the direct trigger output of the previous bit of the first number, the second input weighing (+ 1) is connected to

инверсному выходу триггера предыдущего разр да второго числа, а третий вход с весом ( + 1) подключен к выходу предыдущего порогового элемента.the inverse of the trigger output of the previous bit of the second number, and the third input with a weight (+ 1) is connected to the output of the previous threshold element.

Работу предлагаемого компаратора рассмотрим на примере. Обозиачим первое число через х, второе число через у контрольный сигнал через Т, а выходной сигнал компаратора через F.The work of the proposed comparator consider an example. Obosait the first number through x, the second number through y control signal through T, and the output signal of the comparator through F.

Пусть Л 5, а i/ 4. Это означает Х2 х ... х„ 0, Уз 1, Уп 0- ДОПустим Т 0. В первом ПЭ возбуждены два входа с весами ( + 1) и одии вход с весом { + 2). Поскольку сумма этих весов равна порогу, то элемент возбуждаетс , и на его выходе но вл етс  сигнал. Во втором ПЭ возбуждены один вход с весом (+1) и один вход с весом ( + 2). Поскольку сумма этих весов меньше порога, то элемент не возбуждаетс  до тех пор, пока не приходит сигнал с выхода предыдущего ПЭ. С приходом этого сигнала второй ПЭ тоже возбуждаетс . В последующих ПЭ сумма весов возбужденных входов равна ( + 3), поэтому выходной сигнал второго ПЭ поочередно возбуждает последующие ПЭ, и на выходе по вл етс  сигнал. Таким образом Г - О п F 1. Следовательно, , т. е. подтверждаетс  исходное положение : .Let L 5, and i / 4. This means X2 x ... x „0, Ou 1, Up 0 –Do Let T 0. In the first PE, two entrances with weights (+ 1) and one entrance with weights {+ 2 ). Since the sum of these weights is equal to the threshold, the element is excited, and at its output but is a signal. In the second PE, one input with a weight (+1) and one input with a weight (+ 2) are excited. Since the sum of these weights is less than the threshold, the element is not excited until the signal from the output of the previous PE arrives. With the arrival of this signal, the second PE is also excited. In subsequent PEs, the sum of the weights of the excited inputs is equal to (+ 3), so the output signal of the second PE alternately excites the next PEs, and a signal appears at the output. Thus, Г - О п F 1. Hence,, i.e., the initial position is confirmed:.

В других случа х схема работает аналоличным образом. Очевидно, что в предлагаемом компараторе врем  распространени  снгнала с первого до последнего разр даIn other cases, the circuit works in an analolic manner. Obviously, in the proposed comparator, the propagation time of the cnnal from the first to the last discharge

/г/ g

равно Д - задержка сигнала в одном ПЭ. При прочих услови х этоequal to D - signal delay in one PE. Other things it is

врем  вдвое меныне, чем врем  прохождени  сигнала в известеных компараторах.the time is twice as small as the signal travel time in the known comparators.

Предмет и з о б р оSubject and item

Компаратор двоичиых чисел, содержащий два 2п-разр диых регистра н последовательно соединенные пороговые элементы, отличающийс  тем, что, с целью повьпнени  быстродействи  устройства и его упрощени , устройство содержит п пороговых элементов с порогом (+4) и п тью входами, два из которых имеют веса ( + 2), а остальные- (+1); пр мые выходы каждого t-ro разр да первого регистра (,3... 2п-) и нпверсные выходы каждого одноименного разр да второго регистра св заны с двум  из входов с весом (+1) /-ГО норогового элемента (j 1,2,...,,) соответственио, а пр мые выходы каждого (( + 1)-го разр да первого регистра и инверсные выходы каждого одноименного разр да второго регистра соединены с двум  другими входами с весом ( + 2) того же /-ГО порогового элемента соответствеипо; н тый вход первого порогового элемента св зан с щиной контрольного сигнала, а н тые входы всех иоследуюохих пороговых элементов св заны с выходами предыдущих; выход последнего порогового элемента св зан с выходной 1пииой устройства.A binary number comparator containing two 2n-bit registers of serially connected threshold elements, characterized in that, in order to increase the speed of the device and simplify it, the device contains n threshold elements with a threshold (+4) and five inputs, two of which have weights (+ 2), and the rest- (+1); the direct outputs of each t-ro bit of the first register (, 3 ... 2p-) and the inverse outputs of each bit of the same name of the second register are connected to two of the inputs with a weight (+1) / -th of the normal element (j 1, 2, ... ,,) matches, and the direct outputs of each ((+ 1) -th digit of the first register and the inverse outputs of each homogeneous discharge of the second register are connected to two other inputs with a weight (+ 2) of the same / - The threshold element corresponds to the type; the first input of the first threshold element is associated with the thickness of the control signal, and the new inputs of all and subsequent thresholds These elements are connected to the outputs of the previous ones, and the output of the last threshold element is connected to the output device.